Асинхронный RS триггер с инверсными входами.

Интегральные триггеры

Последовательностные цифровые устройства

 

Триггер- это устройство, имеющее два устойчивых состояния и способное под действием управляющего сигнала скачком переходить из одного состояния в другое.

Триггер имеет два выхода: прямой Q и инверсный . Состояние триггера определяется по логическому уровню на прямом выходе. Если триггер в единичном состоянии, то Q=1, =0. Если триггер в нулевом состоянии, то Q=0, =1. Триггер может иметь различные информационные входы:

S – раздельный вход установки триггера в единичное состояние,

R – раздельный вход установки триггера в нулевое состояние,

J – вход установки универсального триггера в единичное состояние,

К - вход установки универсального триггера в нулевое состояние,

D - вход установки триггера в состояние, соответствующее логическому уровню, действующему на нем,

Т – счетный вход.

В зависимости от того, какие входы имеет триггер, различают: RS- триггер, JK- триггер, D- триггер, T- триггер.

Синхронные триггеры, кроме информационных, имеют дополнительный синхронизирующий (управляющий) вход С. Срабатывание синхронного триггера происходит в том случае, если на входе С действует определенный сигнал. Срабатывание триггеров со статическим синхронизирующим входом С происходит в том случае, если на нем действует логическая единица. Срабатывание синхронного триггера с прямым динамическим входом С может произойти в момент положительного перепада напряжения на нем, а срабатывание синхронного триггера с инверсным динамическим синхронизирующим входом происходит в момент отрицательного перепада напряжения на нем.

Асинхронный RS триггер с прямыми входами.

 

Может быть построен на элементах «или-не», для которых активным уровнем является логическая единица (рисунок 2.2.1.1.)

Рисунок 2.2.1.1.

 

Таблица функционирования

Вход	Выход
S	R	Q
		Q0
		X

 

 

При S=0 и R=0 на триггер действуют пассивные логические уровни, срабатывание триггера не происходит и он остается в исходном состоянии Q₀.

При S=0 и R=1 активный уровень логической единицы действуют на вход установки в нулевое состояние R, поэтому триггер переходит в нулевое состояние.

При S=1 и R=0 активный уровень логической единицы действуют на вход установки в единичное состояние S, поэтому триггер переходит в единичное состояние.

При S=1 и R=1 состояние триггера будет неопределенным, поэтому такая комбинация входных сигналов называется запрещенной.

 

 

Он может быть построен на элементах «и-не», для которых активным уровнем является логический ноль (рисунок 2.2.1.2.)

Рисунок 2.2.1.2.

 

Таблица функционирования для триггера с инверсными входами инверсна таблице функционирования для триггера с прямыми входами.

 

Вход	Выход
S	R	Q
		X
		Q0

 

Синхронный RS – триггер.

Он может быть получен из асинхронного, если на его входы включить элементы «и» (рисунок 2.2.1.3.)

Рисунок 2.2.1.3. При С=1.

Вход	Выход
S	R	Q
		Q0
		X

При С=0 не зависимо от того, что действует на входы S и R синхронного триггера, на входах S и R асинхронного триггера, входящего в состав синхронного действует логический ноль, и срабатывание не происходит.

При С=1 логические уровни со входов синхронного триггера передаются на входы асинхронного триггера и вызывает его соответствующее срабатывание.

Микросхема К555ТР2

Микросхема К555ТР2включает четыре асинхронных RS-триг­гера, причем два из них имеют по два входа установки . Управляющим сигналом является уровень логического нуля (низкий уровень), так как триггеры построены на логических элементах И-НЕ с обратными связями (т. е. входы инверсные статические). Установка триггера в состояние высокого или низкого уровня осуществляется кодом 01 или 10 на входах и со сменой кода информации. Если на входах 1 =2 = = 0, то на выходе Q появится напряжение высокого уровня-1. Однако это состояние не будет зафиксировано «защелкнуто»: если входные уровни 0 убрать, на выходе Q появится неопределенное состояние. При подаче на входы 1 =2 = = 1 напряжение на выходе останется без изменения. Достаточно на одном из входов триггера установить низкий уровень напряжения – 1, и триггер установится в состояние высокого уровня . Таблица 2.2.1.1. дает состояния одного из триггеров микросхемы ТР2. Временные диаграммы его работы, а также цоколевка представлены на рис. 2.2.1.4., основные параметры приведены в табл. 2.20.

 

Таблица 2.2.1.1. Состояния

триггера ТР

 

 

 

Рис. 2.2.1.4. Условное обозначение, цоколевка и временные диаграммы работы микросхем типа ТР

Универсальный JK-триггер с двухступенчатым запоминающим информации(рисунок 2.2.1.5.)

Вход	Выход
J	K	Q
		Q0

Рисунок 2.2.1.5.

 

При J=0 и К=0 срабатывание не происходит и триггер остается в исходном состоянии Q₀.

При J=0 и К=1 логическая единица действует на вход установки в нулевое состояние К и триггер переходит в нулевое состояние.

При J=1 и К=0 логическая единица действует на вход установки в единичное состояние J и триггер переходит в единичное состояние.

Универсальный триггер не имеет запрещенной комбинации входных сигналов и при J=1 и К=1 состояние триггера меняется на противоположное.

Срабатывание триггера с двухступенчатым запоминанием информации происходит в два этапа:

1)при положительном перепаде (С=1) новое состояние формируется в первом RS-триггере, а логические уровни на выходах JK триггера не изменяются;

2)при отрицательном перепаде (С=0) новое состояние, сформированное в первом RS-триггере передается во второй RS- триггер и меняются логические уровни на выходах JK-триггера.

 

Микросхема К155ТВ9

Микросхемы ТВ6 и ТВ9, ТВ 10 и ТВ 11 содержат по два JK-триггера с общим выводом питания (рисунок 2.2.1.6.). Вход синхронизации у всех триггеров инверсный динамический, поэтому Данные от входов J и K переносятся на выходы Q и по отрицательному перепаду импульса . Когда импульс на входе переходит от высокого уровня к низкому, сигналы на входах J и K не должны изменяться. Информацию от входов J и K следует загружать в триггер, когда на входе присутствует напряжение высокого уровня. У триггеров микросхемы ТВ6 нет входа предварительной установки , поэтому в таблице состояний (комбинированного J K-триггера) необходимо исключить первую строку (асинхронную установку 1). Если на вход будет подано напряжение низкого уровня, то входы J, K и не действуют. У триггеров микросхемы ТВ10 нет входа предварительного сброса , поэтому в таблице состояний комбинированного J K-триггера необходимо исключить вторую строку (асинхронный сброс 0). Для микросхем ТВ6 и ТВ10 в таблице состояний не имеет смысла и третья строка, т.к. они имеют только по одному асинхронному входу (либо , либо ). Триггеры микросхемы ТВ11 в отличие от триггеров микросхемы ТВ9 имеют две общие цепи управления: вход синхронизации и асинхронный вход сброса (рис. 2.53).

 

Рис. 2.2.1.6. Структура, условное обозначение и цоколевка микросхем ТВ 6, ТВ9 и ТВ 10.

 

Синхронный D – триггер. (рисунок 2.2.1.7.)

Рисунок 2.2.1.7.

Вход	Выход
D	Q

При С=0 срабатывание триггера не происходит.

При С=1 и D=0 триггер устанавливается в нулевое состояние. При С=1 и D=1 триггер устанавливается в единичное состояние.

 

Микросхема К155ТМ 2

Микросхема ТМ 2 содержит два независимых комбинирован­ных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа и независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и (рисунок 2.2.1.8.). Логическая структура одного D-триггера {рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логи­ческой единицы (высокого уровня) в основной триггер, вспо­могательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы и - асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, актив­ный уровень для них низкий (т. е. инверсные входы S и R).

Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы и . В это время входы D и С не влияют.

Если на входы и одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов и состояние триг­гера будет неопределенным. Поэтому комбинация == 0 для этих входов является запрещенной.

Загрузить в триггер входные уровни В или Н (т, е. логиче­ские 1 или 0) можно, если на входы и подать напряжение высокого уровня: == 1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, таблица 2.2.1.2.), необходимо уровень на входе D зафиксировать заранее, т, е. до прихода перепада на вход С. Причём этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).

Цоколевка микросхемы ТМ 2 приведена на рисунке 2.2.1.9., а основные параметры см. в табл. 2.20.

 

Рисунок 2.2.1.8. Структура D-триггера Рисунок 2.2.1.9. Услов­ное обозначение и микросхемы ТМ 2 цоколевка микросхемы ТМ 2

 

 

Таблица 2.2.1.2.. Состояния триггера ТМ 2

 

Т-триггер(рисунок 2.2.1.10)

 

Рисунок 2.2.1.10

 

Состояние триггера меняется на противоположное, если на вход поступает прямоугольный импульс, во всех остальных случаях срабатывание триггера не происходит.