Особенности синхронизации процессорных элементов

Нумерация вычислительных узлов.

Маршрутизация в сети и сетевые маршрутизаторы.

 

При выборе маршрута для обмена данными между двумя узлами сетевые маршрутизаторы всегда сначала выполняют смещение по размерности X, затем по Y, а в конце по Z. Так как смещение может быть как положительным, так и отрицательным, то этот механизм помогает минимизировать число перемещений по сети и обойти поврежденные связи.

Сетевые маршрутизаторы каждого вычислительного узла определяют путь перемещения каждого пакета и могут осуществлять параллельный транзит данных по каждому из трех измерений X, Y, Z.

 

 

Каждому ПЭ в системе присвоен уникальный физический номер, определяющий его физическое расположение, который и используется непосредственно аппаратурой.

Не обязательно все физические ПЭ принимают участие в формировании логической конфигурации компьютера. Например, 512-процессорная конфигурация компьютера CRAY T3D реально содержит 520 физических ПЭ, 8 из которых находятся в резерве. Каждому физическому ПЭ присваиваится логический номер, определяющий его расположение в логической конфигурации компьютера, которая уже и образует трехмерный тор.

Каждой программе пользователя из трехмерной решетки вычислительных узлов выделяется отдельный раздел, имеющий форму прямоугольного параллелепипеда, на котором работает только данная программа (не считая компонент ОС). Для последовательной нумерации ПЭ, выделенных пользователю, вводится виртуальная нумерация.

 

Для поддержки синхронизации процессорных элементов предусмотрена аппаратная реализация одного из наиболее «тяжелых» видов синхронизации - барьеров синхронизации. Барьер - это точка в программе, при достижении которой каждый процессор должен ждать до тех пор, пока остальные также не дойдут до барьера, и лишь после этого момента все процессы могут продолжать работу дальше.

Используемая литература

Цилькер, Б. Организация ЭВМ и систем / Б.Я. Цилькер, С.А. Орлов. СПб.: Питер - 2007, 672 c.

 

 

Вопросы к госэкзамену (магистратура)

 

1. Архитектура вычислительных систем (ВС).

2. Поколение ЭВМ.

3. Уровни компьютеров.

4. Архитектура современных микропроцессоров.

5. Закон Гроша для ВС.

6. Модели вычислителей.

7. Алгоритм работы коллектива вычислителей.

8. Многопроцессорные и многомашинные ВС.

9. Способы классификации ВС.

10. Основные классы ВС.

11. Параллельные алгоритмы.

12. Модель вычислений в виде графа «операции-операнды».

13. Показатели эффективности параллельных вычислений.

14. Организация памяти ВС.

15. Векторно-конвейерные ВС.

16. Матричные ВС.

17. Кластерные системы.

 

Литература:

 

1. Цилькер Б. Организация ЭВМ и систем / Б.Я.Цилькер, С.А.Орлов. СПб: Питер, 2007 - 672 с.

 

2. Хорошевский В. Архитектура вычислительных систем / В.Г.Хорошевский. Москва: МГТУ им. Баумана, 2008 – 520 с.

 

3. Гергель В. Теория и практика параллельных вычислений / В.П.Гергель. Бином. Лаборатория знаний, 2007 – 424 с.