Структура микропроцессора

Архитектура микропроцессора

 

Рис.5 – Архитектура микропроцессора

Сокращения по процессору:

• DSP – Digital Signal Processor (цифровой сигнальный процессор);

• CPU – Central Processing Unit (центральное процессорное устройство, центральный процессор);

• Core – ядро, центральная часть;

• Bus – шина, магистраль;

• MMR – Memory Mapped Register (регистр отображенный в память);

• INT – Interrupt (прерывания);

• RTC – Real-Time Clock (часы реального времени);

• PLL – Phase-Locked Loop (ФАПЧ – фазовая автоподстройка частоты);

• LDO – Low-DropOut (низкое выпадение, линейный регулятор с низким падением напряжения);

• JTAG – Joint Test Action Group (специализированный аппаратный интерфейс для тестирования и отладки сложных дискретных устройств);

• FFT – Fast Fourier Transform (быстрое преобразование Фурье).

Сокращения по памяти:

• RAM – Random Access Memory (память со случайным доступом, ОЗУ – оперативное запоминающее устройство, основная память);

• SRAM – Static RAM (статическая основная память);

• mSDRAM – Mobile Synchronous Dynamic RAM (мобильная синхронная динамическая память со случайным доступом);

• DARAM – Dual Access RAM (двухвходовая основная память);

• SARAM – Single Access RAM (одновходовая основная память);

• ROM – Read Only Memory (память только для чтения, ПЗУ – постоянное запоминающее устройство);

• EEPROM – Electrically Erasable Programmable ROM (электрически стираемое перепрограммируемое ПЗУ, флэш-память);

• NOR Flash – Not-OR Flash (флэш-память на элементах ИЛИ-НЕ);

• NAND Flash – Not-AND Flash (флэш-память на элементах И-НЕ);

• EMIF – External Memory Interface (внешний интерфейс памяти);

• DMA – Direct Memory Access (прямой доступ к памяти);

• EHPI – Enhanced Host-Port Interface (интерфейс с другим процессором).

Сокращения ввода/вывода:

• GPIO – General Purpose Input-Output (входы-выходы общего назначения);

• SPI – Serial Port Interface (интерфейс последовательного порта);

• UART – Universal Asynchronous Receiver-Transmitter (универсальный асинхронный приёмопередатчик);

• I2C – Inter-Integrated Circuit (межмикросхемный интерфейс);

• I2S – Integrated Inter-chip Sound (интегрированный межмикросхемный звук);

• LCD – Liquid crystal display (жидкокристаллический дисплей);

• USB – Universal Serial Bus (универсальная последовательная шина);

• MMC/SD – Multi Media Card / Secure Digital (мультимедийная карта/карта / безопасная цифровая карта);

• SAR – Successive Approximation Register (регистр последовательного приближения);

• McBSP – Multichannel buffered serial ports (многоканальный буферизированный последовательный порт);

 

 

Рис.6 – Блок-схема микропроцессора

ЦП C55x ответственен за выполнение задач цифровой обработки сигналов. Кроме того, ЦП действует как полный системный контроллер, ответственный за обработку многих системных функций, такие как инициализация системного уровня, конфигураций, пользовательского интерфейса, пользовательского выполнения команд, функций связи и полного системного управления.

Связанные к ЦП компоненты:

• Внутренние памяти микропроцессора;

– память двойного доступа (DARAM)

– память одиночного обращения (SARAM)

– Постоянная память (ROM)

• Аппаратный акселератор FFT

• Порты и шины

ЦП также управляет всеми периферийными устройствами. Рис.6. показывает схему функционального блока микропроцессора (DSP) и как это соединяется с остальной частью устройства. Архитектура DSP использует коммутируемый центральный ресурс (SCR), чтобы передать данные в системе. ЦП C55x включает аппаратный акселератор FFT с сильной связью, который связывается с ЦП через инструкции сопроцессора использования. Основное функции аппаратного акселератора FFT:

• Поддержка от 8 до 1024 указателей (степень 2) реальных и оцененных комплексов FFTs и IFFTs;

• Оптимальное использование пропускной способности памяти и более эффективного программирования;

• Основная и управляемая программным обеспечением автомасштабирующаяся функция обеспечивает хорошую точность;

• Одноступенчатые и двухступенчатые этапные режимы, включающие вычисление одного или двух этапов в одной передаче, таким образом обрабатывая нечетное питание двух ширин FFT.

DSP включает вызываемые из Сподпрограммы в ROM, чтобы выполнить FFT и IFFT использование сильно связанного FFT акселератор. Подпрограммы находятся в следующем адресе:

Табл.1. Подпрограммы ROM акселератора FFT

Адрес Имя Описание Вызов

 

Для подпрограмм FFT выходные данные зависят от возвращаемого значения (T0). Если возврат = 0, значение результата перезапишет входной буфер. Если возврат =1, выходные данные помещены в буфер. 32-разрядные данные ввода и вывода состоят из 16-разрядных реальных и 16-разрядных комплексных данных. Если только реальные данные используемый, мнимая часть может быть обнулена. Флаг Scale определяет, разделен ли вывод бабочки на 2 к предотвратите переполнение за счет разрешения.

В DSP интегрированы следующие функции:

• Низкий уровень сигнала LDO для аналоговых частей устройства, PLL DSP (VDDA_PLL), SAR и схемы управления питанием (VDDA_ANA): ANA_LDO;

• Один LDO для ядра DSP (CVDD): DSP_LDO;

• Один LDO для ядра USB и PHY (USB_VDDA1P3): USB_LDO;

• Неактивный контроллер с несколькими доменами часов:

¾ Домен CPU;

¾ Домен генератора часов;

¾ Периферийный домен;

¾ USB домен;

¾ Домен часов реального времени (RTC).

• Независимое напряжение и домены питания;

• LDOI (LDOs и источник питания запрещенной зоны);

• Аналоговый POR, SAR и PLL (VDDA_ANA и VDDA_PLL);

• Ядро часов реального времени (CVDDRTC);

• Цифровое ядро (CVDD);

• Ядро USB (USB_ VDD1P3 and USB_VDDA1P3);

• USB PHY and USB PLL (USB_VDDOSC, USB_VDDA3P3, and USB_VDDPLL);

• EMIF I/O (DVDDEMIF);

• RTC I/O (DVDDRTC);

• Rest of the I/O (DVDDIO).

 

Рис.7 – Организация микропроцессора

DSP включает следующие периферийные устройства:

• Четыре контроллера прямого доступа к памяти (DMA), каждый с четырьмя независимыми каналами;

• Один интерфейс внешней памяти (EMIF) с 21-разрядным адресом и 16-разрядными данными. У EMIF есть поддержка мобильный SDRAM и немобильный SDRAM одноуровневая ячейка (SCL) НЕ - И с 1-разрядным ECC, и многоуровневая ячейка (MLC) НЕ - И с 4-разрядным ECC;

• Одна параллельная шина, конфигурируемая, чтобы поддерживать 16-разрядный жидкокристаллический мост или комбинацию 8-разрядного жидкокристаллического моста, последовательного периферийного интерфейса (SPI), I2S, универсального асинхронного получателя/передатчика (UART) и GPIO;

• Одна межинтегральная схема (I2C) мультиосновной и ведомый интерфейс с 7-разрядной и 10-разрядной адресацией режима;

• Три 32-разрядных таймера с 16-разрядным делителем частоты; один таймер поддерживает сторожевую функциоой и 10-разрядной адресацией режима;

• Три 32-разрядных таймера с 16-разрядным делителем частоты; один таймер поддерживает сторожевую функциональность;

• USB 2.0 ведомых устройства;

• 10-разрядное последовательное приближение (SAR) аналого-цифровой преобразователь с возможностью преобразования с сенсорным экраном;

• Часы реального времени (RTC) со связанным режимом низкой мощности.