МИКРОЭЛЕКТРОННЫЕ ОЗУ

Рис. 5.9. Запоминающее устройство 16X4 бит на микросхе­мах К155РУ1

 

Формирование сигналов выборки производится дешифратором кода адреса, который может быть внешним для микросхемы памяти (рис. 5.9) или ее внутренним функциональным узлом (рис. 5.12).

Элемент памяти выбирается для того, чтобы в него записать О или 1, либо считать хранящуюся в нем информацию. Запись и считывание производятся по информационным шинам, иначе назы­ваемым разрядными. Часто предусматриваются две шины, что обусловливает парафазное представление записываемой информации. Обычно разрядные шины снабжаются усилителями записи и считы­вания, назначение которых состоит в формировании сигналов с тре­буемыми параметрами.

Разрядные шины соединены со всеми элементами накопителя, но информацией они могут обменяться только с выбранным ЭП. Операции записи и считывания разделяются во времени, поскольку они выполняются с использованием одних и тех же разрядных шин.

Для объединения микросхем в ЗУ с разрядностью чисел N не­обходимо, как показано на рис. 5.9 для N=4, соединить параллель­но адресные входы N микросхем и подключить их к выходам де­шифратора. Поскольку матрица-накопитель одной микросхемы (рис. 5.8) содержит 16 ЭП, то при параллельном соединении N таких микросхем получают ЗУ, способное одновременно хранить 16 W-разрядных чисел, или, иначе, имеющее организацию 16ХN бит.

Для адресации любого из 16 чисел необходимо иметь 16 раз­личных комбинаций адресных сигналов. Такое число различных ком­бинаций получается при четырехзлементном коде адреса. Например, при коде адреса 0000 появятся сигналы единичного уровня на шинах X1 и Y1, которыми во всех микросхемах выбирают ЭП₁₁. Следова­тельно, подведенное ко входам W1, W0 всех микросхем число А= =a₄а₃а₂a₁ попадает своими разрядами именно в эти элементы памя­ти. Часть ЗУ, которая предназначена для хранения многоразрядно­го числа, называется ячейкой памяти.

Рассмотренный пример показывает, что для построения ЗУ на микросхемах нужны матрицы-накопители и дешифраторы кода адре­са. Кроме того, необходимы регистры перед входами дешифратора и информационными входами для кратковременного хранения ко­дов и другие устройства управления. Все эти функциональные узлы имеют микроэлектронное исполнение и при построении ЗУ могут быть выбраны из серий микросхем, но тогда ЗУ будет громоздким и дорогим. Поэтому в большинстве микросхем памяти необходимые устройства управления выполнены в одном кристалле с матрицей-накопителем.

По назначению микросхемы памяти делят на две группы: для оперативных запоминающих устройств (ОЗУ) и для постоянных за­поминающих устройств (ПЗУ).

Оперативные запоминающие устройства предназначены для хранения переменной информации: программ и чисел, необходимых для текущих вычислений. Такие ЗУ позволяют в ходе выполнения программы заменять старую информацию новой.

 

Таблица 5.4

 

 

 

 

 

 

Технология	Тип ЗУ	Обращенная характеристика БИС ЗУ	Число источ­ников питания, шт.
Емкость, бит	Время выработки, гс	Мощность, мВт/бит
при хранении	при обращении
ЭСЛ	ОЗУ статям.	64 — 1К2)	7 — 40	—	0,5 — 8
ТТЛ	ОЗУ статич.	64 — 4К	20 — 100	—	0,3 — 5
ПЗУ	64 — 64К	25 — 80	0,2 — 1,5	—
ИИЛ	ОЗУ статич.	4К		—	0,1
ОЗУ динам.	ЗК — 16К		—	0,1
р-МДП	ОЗУ статич.	64 — 1К	600 — 1200	—	0,5 — 1	2 — 3
ОЗУ динам.	1К — 4К	120 — 800	0,02 — 0,07	0,1 — 0,5	2 — 3
ПЗУ	IK — 16K	250 — 950	—	—
n-МДП	ОЗУ статич.	IK — 16K	20 — 550	—	0,1 — 0,6	1 — 3
ОЗУ динам.	IK — 64K	150 — 350	—	0,05 — 0,3	1 — 3
ПЗУ	1К-- ..... 04К	200 — 800	0,01 — 0,05	—
КМДП	ОЗУ статич.	65 — 16К	45 — 800	5.10-4 — 10-3	0,03 — 0,1

 

По способу хранения информации ОЗУ разделяют на статиче­ские и динамические. Статические ОЗУ, элементами памяти в которых являются триггеры, способны хранить информацию неограни­ченное время (при условии, что имеется напряжение питания). Динамические ОЗУ, роль элементов памяти в которых выполняют электрические конденсаторы, для сохранения записанной информа­ции нуждаются в ее периодической перезаписи (регенерации).

Постоянные запоминающие устройства предназначены для хра­нения постоянной информации: подпрограмм, микропрограмм, кон­стант и т. п. Такие ЗУ работают только в режиме многократного считывания.

Основные функциональные характеристики микросхем памяти — ­информационная емкость, разрядность, быстродействие, потребляе­мая мощность.

Информационная емкость определяется числом одновременно хранящихся в матрице-накопителе единиц информации — бит. Раз­рядность определяется количеством двоичных символов, т. е. раз­рядов, в запоминаемом числе. Наибольшее распространение получила одноразрядная организация микросхем памяти, при которой микро­схема обеспечивает одновременное хранение тп одноразрядных чи­сел. Например, микросхема К155РУ1 (рис. 5.8) имеет информацион­ную емкость 16 бит, разрядность 1 и, следовательно, организацию накопителя 16X1 бит.

Быстродействие количественно характеризуется несколькими временными параметрами, среди которых можно выделить в качест­ве обобщающего параметра время цикла записи (считывания), от­считываемое от момента поступления кода адреса до завершения всех процессов в микросхеме при записи (считывании) информации. В статических ОЗУ время цикла считывания практически равно времени выборки адреса, которое определяется задержкой выходно­го сигнала относительно момента поступления кода адреса. В ди­намических ОЗУ время цикла считывания больше времени выборки адреса, так как после завершения считывания необходимо некото­рое время на установление функциональных узлов микросхемы в ис­ходное состояние.

В систему временных параметров входят также длительности управляющих сигналов, их взаимный сдвиг, период повторения и длительность сигналов регенерации.

Потребляемая микросхемой памяти мощность обычно указы­вается, исходя из расчета на 1 бит. Для тех микросхем, у которых имеется существенное различие потребляемой мощности для разных режимов, приводятся два значения этого параметра: при хранении и при обращении.

Быстродействие, потребляемая мощность, уровень интеграции и другие показатели ЗУ в значительной степени зависят от тех­нологии. Эти вопросы подробно обсуждались ранее (см. гл. 4 и § 5.3). Сравнительные данные, приведенные в табл. 5.4, показыва­ют место каждого из технологических направлений в дальнейшем развитии микроэлектронных ЗУ. Заметим, что все приведенные в таблице технологии применяются в настоящее время и большин­ство из них рассматривается как перспективные в ближайшем бу­дущем [15].

Микросхемы памяти выпускают либо в составе широко извест­ных серий микросхем общего применения, например, в сериях К155, К500, К564, К176 и др., либо отдельными сериями.

 

 

Микросхемы статических ОЗУ имеют, как правило, матричную структуру с двухкоординатноп системой адресации (выборки). Общие принципы их построения уже рассмотрены на примере ми­кросхемы К155РУ1. Матричная структура накопителя и двухкоордп-натная система выборки обеспечивают возможность доступа к каж­дому ЭП. Быстродействующие мпкроэлектрониые ОЗУ формируются на основе биполярных транзисторных элементов ЭСЛ, ТТЛ (ТТЛШ), ИПЛ. Микроэлектронпые ОЗУ среднего и низкого бы­стродействия строятся на p-МДП, n-МДП и КМДП-транзисторных элементах.

Пример ЭП на многоэмнттерных транзисторах приведен на рис. 5.10. По адресным шинам Хi и Y_J, с которыми соединены эмит­теры 2 — 5, поступают сигналы, определяющие режим ЭП: запись в триггер, считывание с его выходов или хранение информации. Режим хранения обеспечивается при поступлении сигналов нулевого уровня на обе адресные шины или на одну из них.

Разрядные шины соединены с эмиттерами 1 и 6. Информацион­ные сигналы подаются через усилители записи и воздействуют на состояние транзисторов Т₁ и Т₂ только при условии, что оба адрес­ных сигнала равны 1. Допустим записывается 1: Wi=1, W₀=0. По­скольку усилители записи имеют инверсный выход, то на единичной разрядной шине будет 0, а на нулевой шине — 1. Этим-и сигналами транзистор Т₁ закрывается, а Т₂ открывается. При записи 0 состоя­ния транзисторов изменятся на обратные.

В режиме считывания сигналами Wi=W₀ — Q на разрядных ши­нах устанавливаются уровни 1, чтобы выходы усилителей записи не шунтировали входов усилителен считывания. При выборке ЭП входы 2 — 5 закрываются, и ток через транзистор Т₂, протекавший в адресные шины, переключится в разрядную шину через эмиттер-ный переход 6. Заметим, что переход 6 останется открытым при ! на разрядной шине благодаря превышению напряжения на коллек­торе транзистора Т₂ над напряжением единичного уровня разряд­ной шины.