РЕГИСТРЫ И СЧЕТЧИКИ

Таблица 4.9

Рис. 4.32. Цифровой компаратор К564ИП2 Рис. 4.33. Мульти­плексор

Рис. 4.31. Цифровой компаратор

Рис. 4.30. Преобразователь двоично-деся­тичного кода в семиэлементпый код для управления индикатором

Таблица 4.8

Рис. 4.29. Дешифратор

Рис. 4.28. Шифратор

Таблица 4.7

Рис. 4.27. Четырехразрядный сумматор с после­довательным переносом

Рис. 4.26. Одноразрядный сумматор

Таблица 4.6

Рис. 4.24. Многовходовый сумматор по модулю 2 на микросхеме К155ЛП5

Рис. 4.25. Полусумматор: а — функциональная схема; б — условное обозначение

 

Если входные сигналы имеют парафазную форму представле­ния, т. е. представлены своими прямыми и инверсными-значениями, то операцию суммирования по модулю 2 двух переменных можно выполнить на одном элементе И — ИЛИ — НЕ (рис. 4.23,6) либо И — ИЛИ (рис. 4.23,в).

Примером реализации многовходного сумматора по модулю 2 может служить функциональный узел на микросхеме К155ЛП5 (рис. 4.24). Другой пример — микросхема К155ИП2, имеющая во­семь входов и два выхода: на одном из них сигнал 1 появляется при четном числе единиц в наборе входных сигналов, а на дру­гом — при нечетном.

Полусумматор — это узел, имеющий два входа и два выхода и выполняющий операцию арифметического сложения двух одно­разрядных чисел А и В в соответствии со следующим правилом: при любых наборах сигналов Л и В на выходе сигнала суммы S' формируется результат сложения по модулю 2, на выходе сигнала переноса Р' во всех случаях будет 0, кроме А=В=1, когда Р'= 1.

Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И (рис. 4.25).

Полный одноразрядный сумматор выполняет операцию арифме­тического сложения двух одноразрядных чисел A_t и B_t с учетом переноса из младшего разряда Р_i-1. Он имеет три входа и два вы­хода для сигнала суммы Si и сигнала переноса P_t. Правило рабо­ты сумматора определяется табл. 4.6.

Пример реализации полного одноразрядного сумматора приве­ден на рис. 4.26.

 

 

Входы	Выходы	Входы	Выходы
Аi	Bi	Pi-1	Si	Рi	Аi	Вi	Pi-1	Si	Рi

 

Многоразрядные сумматоры выполняют операцию арифметиче­ского сложения двух двоичных чисел. Число входов и выходов сум­матора определяется разрядностью слагаемых. По организации пе­реноса различают сумматоры с последовательным переносом (рис. 4.27) и параллельным переносом. По первому способу по­строен, например, четырехразрядный сумматор К155ИМЗ. Быстро­действие такого сумматора определяется временем распростране­ния сигнала переноса через всю схему и поэтому значительно ниже быстродействия ее элементов.

 

x1	х2	x3	x4	х5	х6	x7	Уз	У2	У1

Сумматоры с параллельным пе­реносом обладают более высоким быстродействием благодаря тому, что имеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновремен­но. В составе некоторых серий име­ются микросхемы, выполняющие функции СУП, например К155ИП4. Шифратор (кодер) — цифровой узел с m входами и п выхода­ми, преобразующий сигнал 1 на од­ном из входов в «-элементный параллельный код на выходах. При­мер реализации шифратора с семью входами и тремя выходами на ло­гических элементах ИЛИ праведен на рис. 4.28. Правило работы шиф­ратора определяется табл. 4.7.

Дешифратор (декодер) — цифровой узел, выполняющий опера­цию преобразования m-элементного входного кода в сигнал 1 на одном из выходов (дешифратор высокого уровня), либо в сигнал О на одном из выходов (дешифратор низкого уровня). Так как на m входах может быть 2^т наборов входных переменных, макси­мальное число выходов равно 2^т. Если используются все выходы, дешифратор называется полным, если же число выходов меньше 2^т — неполным.

На рис. 4.29 приведен дешифратор состояний десятичного счет­чика, построенный на элементах И в соответствии с табл. 4.8, в ко­торой символом Q₄ обозначен выход старшего разряда, a Q₁ — млад­шего разряда счетчика. Подобную структуру имеет дешифратор К155ИД1.

 

а — функциональная схема; б — условное обозначение

Кодопреобразователи предназначены для преобразования т-элементного параллельного кода на входе и я-элементный парал­лельный код на выходе. На рис. 4.30 приведен преобразователь кода 8 — 4 — 2 — 1 в код управления семисегментным индикатором (при 1 сегмент «горит»), выполненный в виде микросхемы К514ИД1.

Номер набора I

Q4

Q3

Q2

Q1

У0

У1

У2

У3

У4

У5

У6

У7

У8

У9

о

 

Другие примеры — микросхемы 133ПП4. К514ИД2, предназна­ченные для управления семисегментным полупроводниковым инди­катором типа АЛ304. В ряде серий, например К176, имеются ми­кросхемы счетчиков с встроенным кодопреобразователем на выходе.

Существует еще один способ построения кодопреобразователя — соединение дешифратора и шифратора. Этот способ целесообразно применять тогда, когда удается подобрать микросхемы повышенного уровня интеграции, содержащие шифратор и дешифратор с задан­ными кодами. В частном случае длина кодов может быть одина­ковой.

Устройство сравнения (цифровой компаратор) предназначено для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства чисел А и В. Такая задача возникает, например, при сравнении постоянного чис­ла A с числом B, которое в каждый очередной такт изменяет свое значение на 1 (увеличивается или уменьшается). В момент, когда числа А к В становятся равными, на выходе устройства сравнения возникает сигнал — переход из 0 в 1 или из 1 в 0.

 

Для определения момента, когда A=B, производится поразряд­ное суммирование по модулю 2. При я-разрядных числах устройст­во состоит из nсумматоров по модулю 2, выходы которых подклю­чены к элементу ИЛИ. Только при совпадении значений всех разря­дов чисел А и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, на выходе соответст­вующего сумматора и, следовательно, на общем выходе будет 1.

При применении элемента ИЛИ — НЕ, наоборот, равенству чисел соответствует выходной сигнал 1.

От таких устройств обычно требуется высокое быстродействие. Выходной сигнал должен появиться и произвести нужное действие в том же такте, т. е. до очередного изменения числа В. Схема для я=5 при использовании быстродействующих элементов серии К137 — полусумматоров (К137ИЛЗ) и элемента ИЛИ — НЕ/ИЛИ (К137ЛК18) приведена на рис. 4.31. При А — В, F=1. В полусумма­торах здесь использованы только выходы суммы, т. е. они примене­ны в качестве сумматоров по модулю 2.

В некоторых устройствах, предназначенных для обработки циф­ровой информации, находит применение узел сравнения чисел с оп­ределением знака неравенства, т. е. А>В или A<B. Устройство в этом случае получается более сложным. Число входов его равно 2и, а число выходов 3: F_А>B, F_A=B, F_А>В.

Устройство сравнения выполняют и в виде отдельных микро­схем. Так, например, микросхема К564ИП2 позволяет сравнивать два четырехразрядных числа с определением знака неравенства. Условное обозначение такой микросхемы приведено на рис. 4.32.

 

 

Устройство сравнения обладает свойством наращиваемости. Для сравнения, например, восьмиразрядных чисел можно применить две четырехразрядных схемы. Для этой цели в микросхеме К564ИП2 предусмотрены три дополнительных входа: А>В, A=В, A<B, к ко­торым подводятся соответствующие выходы микросхемы, выполняю­щей сравнение младших разрядов.

Мультиплексором называется управляемый кодом коммутатор нескольких входов на один выход. Мультиплексор имеет две группы входов. К первой труппе входов подводят каналы, по которым пе­редается информация. На входы второй группы (управляющие) одновременно подают кодовую комбинацию, в соответствии с кото­рой тот или иной информационный вход подключается к выходу.

 

x1	х2	X3	F	x1	x2	x3	F
			f0				f4
			f1				f5
			f2				f6
			f3				f7

 

Мультиплексор представляет собой дешифратор с объединен­ными выходами. К каждому элементу И дешифратора (число их равно числу коммутируемых каналов) подводятся переменные управляющего кода и соответствующий канал. Они, таким образом, служат одновременно и коммутирующими элементами. Выходы всех элементов И объединяются элементом ИЛИ либо ИЛИ—НЕ.

На рис. 4.33 изображена схема мультиплексора на восемь вхо­дов, управляемого трехэлементным кодом. Работа этого узла ото­бражается табл. 4.9. Каждый набор переменных xi, х₂, x_s обеспечи­вает подключение к выходу соответствующего входа. Наличие инвертора, имеющего выход F, не обязательно, если фаза комму­тируемых сигналов не имеет значения. Мультиплексор может быть реализован и на элементах И — ИЛИ — НЕ.

Мультиплексоры, подобные рассмотренному,, выпускают в виде микросхем. Примерами могут служить микросхемы 134KTI5, 133КП7 и др.

Мультиплексоры могут быть стробируемыми. В них коммутация выбранного канала осуществляется не на все время, в течение ко­торого на управляющих входах действует данная кодовая комби­нация, а лишь на время, равное длительности стробирующего им­пульса. Этот импульс так же как и в дешифраторах подается на дополнительные входы элементов И. Такой мультиплексор на восемь каналов содержит, например, микросхема 133КП7.

 

 

Регистры и счетчики являются цифровыми узлами последова-тельностного типа: они строятся на основе триггеров и имеют ту особенность, что их состояние оказывается зависимым не только от сигналов, воздействующих на входы в данный момент времени, но также и от предыдущих состояний. Иными словами, регистры и счетчики относятся к цифровым автоматам с памятью. Эти узлы могут быть реализованы на интегральных триггерах, а также в виде микросхемы повышенного уровня интеграции [14, 34, 35, 36, 37].

Регистром называют цифровой узел, предназначенный для за­писи и хранения числа. Помимо хранения информации некоторые виды регистров могут преобразовывать информацию, например, из последовательной во времени формы представления в параллельную, сдвигать записанную информацию на один или несколько разрядов в сторону младшего разряда (вправо) или старшего разряда (вле­во), инвертировать код.

В соответствии с назначением различают регистры хранения и регистры сдвига.

Рис. 4.34. Регистр хранения:

а — функциональная схема; б — условное обозначение

 

По принципу хранения информации регистры делят на стати­ческие и динамические. Статические регистры строят на потенциаль­ных элементах памяти (триггерах), которые могут хранить запи­санную информацию сколь угодно долго (конечно, при наличии на­пряжения питания). Динамические регистры строят на элементах памяти такого типа, как конденсатор. Практически в таких реги­страх используется входная емкость МДП-транзистора. Подобный элемент памяти может хранить информацию лишь в течение неко­торого промежутка времени. Поэтому в динамических регистрах записанная информация находится в постоянном движении.

В книге рассмотрены только статические регистры.

Важнейшие характеристики регистров — разрядность и быстро­действие. Разрядность определяется количеством триггеров для хранения числа. Быстродействие характеризуется максимальной так­товой, частотой, с которой может производиться запись, чтение и сдвиг информации.

Основу регистра хранения составляют одноступенчатые асин­хронные RS-триггеры. Каждый триггер служит для хранения одного разряда числа А={ак ... a₂ai}, так что количество триггеров в ре­гистре равно N (рис. 4.34).

Перед записью информации положительным импульсом по ши­не «Уст. О» все триггеры устанавливаются в нулевое состояние. Число А подводится к триггерам через схемы совпадения, управ­ляемые сигналом С₃ «Запись». При сигнале С₃=1 информация по­падает на входы триггеров и записывается в регистр. При сигнале Сз=0 обеспечивается режим хранения записанной информации.

Информация из регистра может выводиться в прямом и обрат­ном коде через схемы совпадения, управляемые сигналами C_C4i и С_Сч2- Для считывания информации в требуемом коде на соответст­вующую шину необходимо подать единичный сигнал. Таким обра­зом, для записи, хранения и считывания одного разряда слова необ­ходим элемент памяти и логические элементы на входе и выходе. Эту элементарную часть схемы регистра будем называть разрядом регистра.

Регистр с такими же свойствами, но с однофазной записью информации, получается при использовании в- качестве элемента памяти одноступенчатого D-триггера или D-триггера с динамиче­ским управлением. Достоинство регистров на D-триггерах состоит в существенном уменьшении числа соединений в узле. Прзи исполь­зовании D-триггеров с динамическим управлением повышается устойчивость регистра к помехам, поскольку воздействие помех воз­можно в течение меньшего интервала времени, чем у регистров на триггерах со статическим управлением (см. § 4.3).

Регистры сдвига предназначены для преобразования информа­ции путем ее сдвига под воздействием тактовых импульсов. Такие регистры представляют совокупность последовательно соединенных триггеров, как правило, двухступенчатой структуры. Число тригге­ров определяется разрядностью записываемого слова. По направ­лению сдвига информации различают регистры прямого сдвига (вправо, т. е. в сторону младшего разряда), обратного сдвига (вле­во, т. е. в сторону старшего разряда) и реверсивные, допускающие сдвиг в обоих направлениях.

Рис. 4.35. Регистр сдвига:

a — функциональная схема; б — условное обозкачение

 

Наиболее широко распространены регистры сдвига на D-триг-герах со статическим (рис. 4.35) или с динамическим управлением. Такие регистры имеют один информационный вход, вход для так­товых импульсов (импульсов сдвига) и установочный вход. Выходы в регистре могут быть с каждого разряда для считывания информации одновременно со всех разрядов, т. е. параллельным кодом. Также может быть один выход с последнего относительно входа разряда для считывания информации последовательно во времени, т, е. последовательным кодом.

Вход регистра для импульсов сдвига получается объединением С-входов всех триггеров, а установочный вход — R-входов.

Перед записью информации регистр устанавливается в нулевое состояние подачей положительного импульса по шине «Уст О». За­писываемая информация должна быть представлена последователь­ным кодом. Запись осуществляется поразрядно со стороны стар­шего (рис. 4.35) или младшего разряда (направление сдвига ука­зывается стрелкой на условном обозначении регистра) путем про­движения кодовой комбинации с каждым тактовым импульсом от разряда к разряду. Следовательно, для записи N-разрядного слова Необходимы N импульсов сдвига.

Считывание информации последовательным кодом осуществля­ется, как и запись, поразрядным сдвигом записанной кодовой ком­бинации к выходу с каждым тактовым импульсом. Следовательно, для считывания N-разрядного слова необходимы N импульсов сдви­га. Считывание информации параллельным кодом происходит в паузе между последним импульсом сдвига одного цикла записи и первым импульсом сдвига другого цикла записи, т. е. в интервале времени, когда на С-входах триггеров нулевой уровень и они на­ходятся в режиме хранения

Таким образом, с помощью регистра сдвига можно осущест­влять преобразование информации из последовательной формы пред­ставления в параллельную. Очевидно, если предусмотрена запись информации параллельным кодом, то можно преобразовать инфор­мацию из параллельной формы представления в последовательную. Регистры сдвига могут быть построены И на триггерах одно­ступенчатой структуры. В этом случае в каждом разряде регистра нужно использовать два RS-триггера, которые управляются двумя сдвинутыми во времени тактовыми импульсами. Наличие двух триг­геров в одном разряде позволяет поразрядно продвигать инфор­мацию в регистре от входа к выходу. Если бы в регистре были применены одноступенчатые триггеры по одному на разряд, то правило работы регистра сдвига было бы нарушено: при первом же импульсе сдвига информация, записавшись в первый разряд, пере­шла бы во второй, затем в третий и т. д.