Режим неиспользуемых входов цифровых микросхем

Типовым является случай наличия у элементов лишних входов, неиспользуемых входов, наличия в корпусах интегральных схем лишних элементов, нехватка у имеющихся элементов необходимого числа входов или нагрузочных способностей. Вопрос об использовании неиспользуемых входов решается по-разному для конкретных типов логик.

Рассмотрим пример:

Необходимо получить . При этом элемента 5 И-НЕ нет в наличии, зато имеется элемент 8 И-НЕ. Возможные варианты:

1. Не обращать внимания на "лишние" входы (т.е. оставить их разомкнутыми) (рисунок 12).

2. Подсоединить их к задействованным входам (рис. 13).

3. Подать на них некие константы (рис. 14).

 

 

Рис. 12. Режим неиспользуемых входов цифровых микросхем. "Лишние" входы

 

 

Рис. 13. Режим неиспользуемых входов цифровых микросхем. Подсоединение к константам

 

 

 

Рис. 14. Режим неиспользуемых входов цифровых микросхем. Подсоединение к задействованным входам

С точки зрения логических операций все три возможности правомерны. Но для разных схемотехнологий выбор соответствующего варианта является определяющим.

Для ЭСЛ:

Можно по 1-му варианту.

Это объясняется тем, что в схемах самих элементов уже предусмотрены резисторы, связанные с ИП, которые обеспечивают необходимые условия "лишним" входам.

Для КМОП:

По 1-му - нельзя! У КМОП ИС большие входные сопротивления, поэтому на разомкнутых входах легко наводятся паразитные потенциалы, которые могут изменить работу схемы.

Для ТТЛШ:

Строгого запрета на оставление разомкнутых входов нет, но делать это незачем, т.к. пострадает быстродействие.

Для КМОП и ТТЛШ 2-ой вариант принципиально возможен, но нежелателен в связи с тем, что это приводит к увеличению нагрузки на источник сигнала, что сопровождается снижением быстродействия источника.

Т. о. наиболее рациональный 3-ий вариант:

 

 

Рис. 15. Вариант решения проблемы лишних входов в КМОП логике. Для ТТЛШ схем

 

 

Рис. 16. Вариант решения проблемы лишних входов в ТТЛШ логике

 

17. Функциональные узлы комбинационного типа

 

Цифровым функциональным узлом называется устройство, предназначенное для выполнения определённых действий с двоичными переменными: хранение, сложение, счет, преобразование и т.д. Различают функциональные устройства комбинационного и последовательностного типов.

Комбинационными называются функциональные узлы, выходные сигналы которых определяются комбинацией логических сигналов на входах, действующих в данный момент времени.

Комбинационные цифровые устройства (КЦУ) имеют в своём составе только набор логических вентилей и не обладают памятью. К ним относятся: шифраторы, дешифраторы, мультиплексоры, демультиплексоры, сумматоры, преобразователи кодов и т. д.

 

17.1. Шифратор. Построение на логических элементах

 

Шифратор - функциональный узел, предназначенный для преобразования поступающих на его входы управляющих сигналов (команд) в n-разрядный двоичный код. В частности, десятичные числа с помощью шифратора преобразуются в двоичный код. При подаче сигнала на один из входов на выходе появляется двоичный код, численно равный номеру возбуждённого входа. Шифратор осуществляет "сжатие" информации, т.к. зашифрованная информация передаётся по меньшему числу выходных линий связи.

Шифратор, у которого при m=2n входах имеется n выходов, называется полным. Если m<2n, шифратор называется неполным.

Функционирование неполного шифратора описывается следующей таблицей:

Таблица 6

Таблица истинности

  А1 А2 А1 А0
Х0
XI
Х2
ХЗ
Х4
Х5
Х6
Х7
Х8
Х9

 

На основании этой таблицы выражения для каждого выхода имеют вид:

;

;

;

.

Для построения шифратора на логических элементах необходимо следующие логические вентили: 5ИЛИ, 4ИЛИ, 4ИЛИ, 2ИЛИ. Построим неполный двоичный шифратор:

 

 

Рис. 17. Схема неполного двоичного шифратора на логических элементах

 

17.2. Дешифратор. Построение на логических элементах

 

Дешифратор - функциональный узел, предназначенный для преобразования n- разрядного двоичного кода в комбинацию управляющих выходных сигналов. Если число выходов m<2n - то это неполный дешифратор, если же m=2n - то это полный дешифратор.

Условное обозначение: DC(decoder)

Правило его работы определяются таблицей:

Таблица 7

Таблица истинности

АЗ А2 А1 А0 Х0 XI Х2 ХЗ Х4 Х5 Х6 Х7 Х8 Х9
… … … … … … … … … … … … … …

 

В соответствии с таблицей истинности функция, реализуемая по каждому выходу, имеет вид:

;

;

;

;

;

;

;

;

;

.

Таким образом, в состав данного дешифратора входят 10 схем И и 4 схемы НЕ. Отметим, что при любой комбинации сигналов на входах сигнал логической 1 наблюдается только на одном из выходов.

Схема будет выглядеть следующим образом:

 

 

Рис. 18. Схема двоичного дешифратора на логических элементах