Сопряжение КМОП и ТТЛ
При сопряжении КМОП и ТТЛ к выходу КМОП можно подключить два входа ТТЛ 155серии и до девяти входов 555 серии. При подключении выхода ТТЛ ко входу КМОП необходимо включить резистор с выхода ТТЛ на источник питания (2кОм) с целью повышения уровня логической «1».
Интегральные триггеры. Асинхронные и синхронные триггеры. RS-, JK-, D- и Т-триггеры. Принцип действия, структурные и принципиальные схемы, временные диаграммы работы триггерных схем, их основные параметры. Применение триггерных схем для создания цифровых систем управления
Триггеры – класс устройств, общим свойством которых является способность длительно оставаться в одном из двух (или нескольких возможных) устойчивых состояний и скачком чередовать их под воздействием внешних сигналов. Одно из основных применений – запоминание информации.
Под памятью триггера подразумевают способность оставаться в заданном состоянии и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит или помнит один разряд двоичного числа.
Классификация триггеров:
1. По количеству информационных входов:
- с одним информационным входом: D-, T-триггеры;
- с двумя информационными входами: RS, DV, JK, TV, S, R, E;
- с тремя и более: , RSP и др.
2. По способу ввода информации:
триггеры
асинхронные
синхронные
одноступенчатые
двухступенчатые
со статическим управлением (управление уровнем)
с динамическим управлением (управление фронтом)
Простейшая триггерная ячейка может быть сделана на элементах ИЛИ-НЕ или И-НЕ.
| Rn | Sn | Q | |||
| н/о | н/о | ||||
| н/о | н/о | ||||
| 1) |
| R S |
| T |
| R |
| S |
| Q |
| 2) |
| & |
| & |
| T |
| Q |
1-я схема – на элементах ИЛИ-НЕ, 2-я – на И-НЕ.
Недостаток: неопределенное состояние.
Для исключения неопределенного состояния разработаны модификации RS-триггеров, у которых при запрещенных входных комбинациях выходной сигнал принимает следующие значения:
R-триггер - 0
S-триггер - 1
E-триггер – Qn
JK-триггер -
Триггерные системы
Триггерные системы – это RS-триггер как ячейка памяти и устройство управления (УУ).
| УУ |
| J |
| K |
| V |
| (T)C |
| Ra |
| Sa |
| Q |
| R` |
| S` |
J, K, V, (T)C – внешние входы; Ra, Sa – внешние входы ячейки памяти; Q, - внешние выходы; S', R' – внутренние входы.
V – разрешающий сигнал (подготавливает вход разрешения приёма информации)
RS – информационный сигнал
C – синхронизирующий (тактирующий)
Ra,Sa – входы асинхронной установки в 0 или 1 состояние
T – вход счётного триггера (счётный вход)
D – вход установки D или DV-триггера в 0 или 1 состояние
Функциональное назначение внешних входов
| усл. обозн. | назначение |
| информационные входы | |
| S | вход раздельной установки триггера в состоянии «1» |
| R | вход раздельной установки триггера в состоянии «0» |
| J | вход установки JK-триггера в состоянии «1» |
| K | вход установки JK-триггера в состоянии «0» |
| T | вход счетного триггера |
| D | вход установки D- или DV-триггера в состоянии «1» или «0» |
| управляющие входы | |
| V | подготовительный вход разрешения приема информации |
| C | вход синхронизации (тактирующий) |
УУ – комбинационное устройство, преобразующее входную информацию в комбинацию сигналов под воздействием которых ячейка памяти принимает одно из двух устойчивых состояний. Изменяя схему УУ и способы ее связи с ячейкой памяти можно получить триггеры с различными функциональными свойствами. Сигнал на информационном входе определяется информацией, которая будет записываться с триггер. С помощью подготовительного сигнала можно в нужный момент прервать действие триггера или группы триггеров, сохраняя информацию на выходе (V-сигнал). Исполнительные сигналы (С-сигнал) задают момент приема входной информации и служат для синхронной работы ряда устройств, образующих функциональные узлы.