Цифровые интегральные схемы (ЦИС).
Цифровые интегральные схемы (ЦИС) предназначены для преобразования и обработки дискретных (цифровых) сигналов. Основой для их построения являются электронные ключи, обладающие тем свойством, что они могут находиться в одном из двух состояний и под воздействием входных сигналов могут переходить из одного состояния в другое. Одному из двух состояний ключа соответствует одно из двух фиксированных значений выходной электрической величины, которым присваиваются 0 или 1 (рис.2.3.23).
В общем случае цифровые устройства представляют собой совокупность логических элементов (ЛЭ) и элементов памяти (ЭП). ЛЭ выполняют простейшие логические операции над числами, а ЭП служат для их запоминания и хранения.
Классификация логических элементов
ЛЭ можно классифицировать по нескольким признакам. Одна из возможных классификаций приведена на рис.2.3.22, виды логик – на рис.2.3.23.
Рис.2.3.22. Классификация логических элементов
Рис.2.3.23. Виды логик
Основные характеристики ЦИС (ЛЭ)
1. Среднее время задержки сигналов.
2. Выходные напряжения.
3. Помехоустойчивость.
4. Потребляемая мощность.
5. Нагрузочная способность.
6. Коэффициент объединения по входу.
Базовые логические элементы
Транзисторно-транзисторная логика (ТТЛ)
Элементами ТТЛ называют ЛЭ, во входной цепи которых используются многоэмиттерные транзисторы (MЭT).
По принципу построения и работы схемы ТТЛ близки к схемам ДТЛ: в них эмиттерные переходы МЭТ выполняют функции диодов входной логики, а коллекторный переход-функцию смещающего диода. На базе ТТЛ создан ряд серий ИС: 130,133,155 и др. Схема базового ТТЛ ЛЭ И-НЕ для положительной логики с простым инвертором показана на рис. 2.3.24,а, с так называемым сложным инвертором – на рис.2.3.24, б, в.
Рис.2.3.24. Схемы базовых ТТЛ логических элементов
Транзисторная логика
Эмиттерно-связанная логика (ЭСЛ).
Элементы ЭСЛ обеспечивают наибольшее быстродействие за счет исключения режима насыщения транзисторов, а также благодаря применению в выходных каскадах элементов ЭCJI эмиттерных повторителей (ЭП) ускоряющих процесс заряда емкости нагрузки. Повышению быстродействия способствует также сравнительно небольшое значение перепада между уровнями напряжения логического нуля и логической единицы.
Основной составной частью ЭСЛ элемента является переключатель тока (ПT), отчего логические элементы еще называют так: ПТТЛ - транзисторная логика на переключателях тока. ПТ- симметричная схема, в которой заданный ток Iэ протекает либо через транзистор VT1 , либо через транзистор VT2 в зависимости от напряжения Uвx. Опорное напряжение +Е0 поддерживается неизменным (рис.2.3.25,а.б).
Рис.2.3.25. Схемы логических элементов ЭСЛ
ЛЭ с инжекционным питанием
Схемы с инжекционным питанием или схемы И2Л (инжекционная интегральная логика) представляют собой микросхемы на биполярных транзисторах, в которых энергия, необходимая для преобразования сигнала, обеспечивается током, подводимым специальной схемой, называемой инжектором (на схеме ЛЭ И2Л рис.2.3.26 обведен пунктиром).
Рис.2.3.26. ЛЭ И2Л (инвертор)
Обычно в качестве ключа Киспользуется транзисторный ключ. Кодирование двоичной информации обычно производится таким образом: если транзистор закрыт, то считается, что он находится в единичном состоянии и, наоборот, если транзистор открыт, то он находится в нулевом состоянии. Очевидно, что схема, приведенная на рис.2.3.26,а представляет собой инвертор (элемент НЕ). В дальнейшем инжектор (источник тока)будет изображаться так, как показано на рис.2.3.26,б.
Схемы ЛЭ И2Л, реализующих другие логические операции приведены на рис.2.3.27, 2.3.28, 2.3.29.
Рис.2.3.27. Логический элемент ИЛИ
Рис.2.3.28. Логический элемент И
Рис.2.3.29. Логический элемент ИЛИ, ИЛИ-НЕ
Рис.2.3.29 иллюстрирует тот факт, что использование много-коллекторных транзисторов позволяет получить более компактные схемы и с большими логическими возможностями. Приведённая схема реализует одновременно функции ИЛИ и ИЛИ - НЕ. Вкачестве инжектора также используется один многоколлекторный транзистор.
Одним из основных достоинств схем И2JI является высокая степень интеграции элементов. Достигается она технологическим путем за счет совмещения функций р-п. переходов. Структура и конфигурация типичной схемы с инжекционным питанием представлена на рис.2.3.30.
Рис.2.3.30. Структура и конфигурация типичной схемы с инжекционным питанием
ЛЭ на МДП – транзисторах
Широко используются в настоящее время и интегральные схемы на МДП-транзисторах. Здесь можно выделить три направления: ИС на МДП-транзисторах р-типа, ИС на МДП - транзисторах п - типа и ИС на комплементарных МДП- транзисторах (КМДП).
Значение первого направления к настоящему времени существенно снизилось, второе и третье направление конкурируют друг с другом, причем по мере возрастания плотности размещения и увеличения числа элементов на кристалле третье направление все больше опережает второе, и есть все предпосылки считать, что КМДП технология станет доминирующей технологией БИС и СБИС.
ЛЭ на МДП- транзисторах п- типа.
Логические схемы на МДП-транзисторах относятся к схемам с непосредственными связями (НСТЛ). Такие схемы обладают богатыми функциональными возможностями.
Основой ЛЭна МДП-транзисторах одного типа проводимости являются ключи, в которых в качестве нагрузки применяются МДП-транзисторы той же структуры, что и основные транзисторы. Это повышает технологичность за счет однотипности деталей и уменьшает размеры ИС. Типовые ЛЭ на МДП транзисторах представлены на рис.2.3.31, 2.3.32.
Рис.2.3.31. Типовая схема ЛЭ ИЛИ-НЕ на МДП транзисторах
Рис.2.3.32. Типовая схема ЛЭ И-НЕ на МДП транзисторах
ЛЭ на комплементарных МДП- транзисторах
Основой схем на КМДП транзисторах является ключ – инвертор, в котором применены транзисторы разного типа проводимости: ключевой транзистор – с каналом п – типа, нагрузочный – с каналом р – типа. В обоих состояниях всегда один транзистор открыт, а другой закрыт, т.е. цепь источника тока разомкнута и ключ в статическом режиме почти не потребляет. На основе схемы инвертора строятся базовые ЛЭ ИЛИ-НЕ, И-НЕ на КМДП транзисторах (см. рис.2.3.33, 2.3.34 ).
Достоинствами ЛЭ являются: хорошее быстродействие, минимальное потребление мощности, высокая помехоустойчивость и нагрузочная способность.
Рис.2.3.33. Типовая схема ЛЭ ИЛИ-НЕ на КМДП транзисторах
Рис.2.3.34. Типовая схема ЛЭ И-НЕ на КМДП транзисторах
Триггеры
Рассмотренные ранее ЛЭ способны выполнять различные логические операции в течение одного такта, то есть на выходе соответствующий сигнал появляется только тогда, когда на вход воздействует определенная комбинация сигналов в соответствии с таблицей функционирования.
Для запоминания информации необходимо, чтобы элемент не изменял информацию на выходе до требуемого момента времени. Такие элементы называются запоминающими или элементами памяти. В качестве запоминающих устройств чаще всего используются триггеры. Понятие "триггер" охватывает много, устройств, которые существенно отличаются между собой по выполняемым функциям, способам управления, по способу представления информации и т.п.
По способу представления информации триггеры подразделяются на две группы: динамические и статические.
Динамические триггеры представляют систему, одно из состояний которой (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определенной частоты, а другое - отсутствием импульсов (нулевое), к статическим (потенциальным) триггерам относятся устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (потенциалами): высоким и низким. В дальнейшем будут рассмотрены только статические триггеры.
Простейший триггер состоит из двух идентичных ЛЭ НЕ (инверторов), представляющих собой обычные транзисторные ключевые каскады на VT1 VT2, и соединенные перекрестными связями: коллектор одного транзистора (VT1) с базой другого (VT2), коллектор VT2 – с базой VT1 [11]. Триггер имеет два устойчивых состояния. Первое устойчивое состояние триггера получается, в случае, когда транзистор VT1 закрыт, а высокий уровень напряжения на его выходе (коллекторе транзистора), воздействуя на базу транзистора VT2,приводит к тому, что он открыт и насыщен. Низкий уровень напряжения с выхода транзистора VT2 поддерживает транзистор VT1 в закрытом состоянии(лог.1). Второе устойчивое состояние возникает в случае, когда транзистор VT1 открыт и насыщен, а транзистор VT2 закрыт.(лог.0)
Другие возможные состояния, когда оба транзистора открыты или оба транзистора закрыты неустойчивы.
Таким образом, уровни сигналов на обоих выходах триггера взаимно противоположны (инверсны) и по состоянию одного выхода можно судить о другом. Один из выходов триггера называют прямым Q, другой инверсным Q¯. Состояние триггера (0 или 1), как правило, отождествляют с сигналом на прямом выходе.
Смена состояний триггера производится внешними сигналами. После опрокидывания триггер сохраняет свое состояние и в случае прекращения управляющего сигнала (режим хранения).
Для очередного переброса управляющий импульс подается на другой вход триггера. При подаче повторного сигнала на тот же вход состояние триггера не меняется (происходит подтверждение состояния).
Возможна комбинация входных сигналов, которая создает непредсказуемое состояние триггера – неопределенная (запрещенная) комбинация.
Вход, по которому триггер устанавливается в единичное состояние, называют входом S, в нулевое - R. Наименование входов S и R можно дать и наоборот, но тогда обязательно надо сменить и наименования выходов, т.к. они взаимосвязаны.
Триггеры выпускаются промышленностью в виде ИМC как самостоятельно, так и в составе функциональных узлов. Каждый триггер может иметь несколько входов (делается это для улучшения эксплуатационных характеристик), но в основе их лежит триггер, рассмотренный выше.
Работа триггеров и других устройств с памятью рассматривают в дискретном времени, для чего реальное время разбивается на интервалы, которые нумеруются по порядку: t1, t2,…, tn, tn+1,… . Каждый интервал времени называется тактом. Смена тактов происходит скачками. С началом тактов связано действие управляющих сигналов и опрокидывание триггера, в промежутках между срабатываниями триггер хранит свое состояние до следующего такта. Динамика переходов триггера, как и любого цифрового устройства с памятью, обычно определяется состоянием входов и выходов в двух соседних тактах - до и после срабатывания. Эту пару тактов обозначают tп и tn+1 (или tп-1 и tn ). Полные сведения о динамике переходов триггера дает так называемая таблица переходов из одного состояния в другое. Порядок оформления такой таблицы (табл.2.3.1) показан на примере триггера, рассмотренного выше. Этa же таблица может быть представлена и более компактно (табл. 2.3.2). Индексы указывают соответствующие такты.
Табл.2.3.1 Табл.2.3.2
Колонка для Qп+1 заполняется в зависимости от типа триггера. В левой части таблицы пропускают столбец Qn, но колонка Qn+1заполняется так, чтобы можно было однозначно восстановить полную таблицу переходов. Триггер в общем случае представляет собой устройство, логическую структуру которого можно представить как систему, состоящую из собственно триггера, играющего роль ячейки памяти и устройства управления, преобразующего входную информацию в определенную комбинацию сигналов, под воздействием которых триггер принимает одно из двух устойчивых состояний в соответствии с требуемым законом функционирования (таблицей переходов). Т.е. под триггером по сути дела понимается триггерная система , составляющая единый функциональный узел и в схемном, и в конструктивном отношениях. Обобщенная структурная схема триггера показана на рис.2.3.35.
Рис.2.3.35. Обобщенная структурная схема триггера
Определяющая роль в формировании свойств триггера принадлежит устройству управления (УУ). УУ определяет количество входов, логическую структуру, наличие или отсутствие обратных связей. Изменяя УУ и способы его связей с собственно триггером (ячейкой памяти), можно получить триггеры с разными функциональными возможностями. Как простейший вариант УУ может отсутствовать. В этом случае входные сигналы воздействуют непосредственно на вход запоминающей ячейки (RS- триггер).
Входные сигналы, в зависимости от выполняемой роли, подразделяются на информационные и управляющие. Сигналы на информационных входах определяют информацию, которая записывается в триггер. Управляющие сигналы задают момент приема входной информации (синхронизирующие) или прерывают функционирование триггера в нужный момент, сохранив информацию на выходе (подготовительные, предустановки).
Функциональное назначение входов триггеров приведено в табл. 2.3.3.
Табл.2.3.3
Классификация триггеров
Классификация позволяет оценивать работу триггеров по общим критериям и сводить их в группы по наиболее важным показателям независимо от схемных решений и конструктивного исполнения.
Основной признак - функциональный позволяет систематизировать триггеры по способу организации логических связей между входамии выходамитриггера в определенные моменты времени до и после подачи входных сигналов. По этой классификации триггеры характеризуются числом логических входов и их функциональным назначением (рис.2.3.36).
Возможна классификация триггеров по способу ввода информации и оценке их по времени обновления выходной информации относительно момента смены информации на входах [11].
Рис.2.3.36. Классификация триггеров по функциональному признаку
Контрольные вопросы для самостоятельной работы
1.Какова логика работы асинхронного RS - триггера?
2.Какова логика работы синхронного RS - триггера?
3.Какова логика работы JK - триггера?
4.Какова логика работы D – триггера?
5.Какова логика работы T – триггера?