Синхронные триггеры.
RS триггер на логических элементах И - НЕ. Таблица истинности, режимы работы.
Триггер. Основные понятия RS триггер на ИЛИ - НЕ. Таблица истинности. Режим работы.
Исключающие ИЛИ, исключающие ИЛИ - НЕ. Таблицы истинности. Графическое представление элементов.
Таблица 5
Схема ИЛИ-НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.
Таблица 4
Рис. 4
Логические элементы И - НЕ, ИЛИ - НЕ. Таблицы истинности. Графическое представление элементов. Графики работы.
Таблица 3
Схема НЕ (инвертор) реализует операцию отрицания.
Таблица 2
Когда хотя бы на одном входе схемы ИЛИ будет единица, на ее выходе также будет единица.
Схема ИЛИ реализует дизъюнкцию двух или более логических значений.
Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.
Таблица 1
Логические элементы И, ИЛИ, НЕ. Таблицы истинности, принципиальные схемы.
Условное обозначение на структурных схемах схемы И с двумя входами представлено на рис.1, а таблица истинности в таблице 1. 
| х | у | х * у |
Связь между выходом z этой схемы и входами х и у описывается отношением z = х * у (читается как «х и у»).
Операция конъюнкции на функциональных схемах обозначается знаком & (читается как «амперсэнд»), являющимся сокращенной записью английского слова and.
Условное обозначение схемы ИЛИ знак «1». Связь между выходом z этой схемы и входами х и у описывается соотношением z = х + у (читается как «х или у»). Рис.2 и таблица 2.
| х | у | х + у |
Связь между входом х этой схемы и выходом z можно записать соотношением z = , где читается как «не х» или «инверсия х».
Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0. Условное обозначение инвертора - на рис.3, а таблица истинности – в таблице 3
.
| x |
|
Связь между выходом z и входами х и у схемы записывают следующим образом:
z = , где читается как «инверсия х и у».
| х | у |
|
Условное обозначение схемы И-НЕ представлено на рис. 4, а таблица истинности схемы И-НЕ – в таблице 4.
Связь между выходом z и входами х и у схемы записывают следующим образом:
z = , где читается как «инверсия х или у».
| х | у |
|
Условное обозначение схемы ИЛИ-НЕ представлено на рис. 5, а таблица истинности схемы ИЛИ-НЕ – в таблице 5
лементы Исключающее ИЛИ (по-английски — Exclusive-OR) также можно было бы отнести к простейшим элементам, но функция, выполняемая ими, несколько сложнее, чем в случае элемента И или элемента ИЛИ. Все входы элементов Исключающее ИЛИ равноправны, однако ни один из входов не может заблокировать другие входы, установив выходной сигнал в уровень единицы или нуля.
Таблица 4.1. Таблица истинности двухвходовых элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ
| Вход 1 | Вход 2 | Выход |
Рис. 4.1. Обозначения элементов Исключающее ИЛИ: зарубежные (слева) и отечественные (справа)
Под функцией Исключающее ИЛИ понимается следующее: единица на выходе появляется тогда, когда только на одном входе присутствует единица. Если единиц на входах две или больше, или если на всех входах нули, то на выходе будет нуль. Таблица истинности двухвходового элемента Исключающее ИЛИ приведена в табл. 4.1. Обозначения, принятые в отечественных и зарубежных схемах, показаны на рис. 4.1. Надпись на отечественном обозначении элемента Исключающее ИЛИ “=1″ как раз и обозначает, что выделяется ситуация, когда на входах одна и только одна единица.
Элементов Исключающее ИЛИ в стандартных сериях немного. Отечественные серии предлагают микросхемы ЛП5 (четыре двухвходовых элемента с выходом 2С), ЛЛ3 и ЛП12, отличающиеся от ЛП5 выходом ОК. Слишком уж специфическая функция реализуется этими элементами.
С точки зрения математики, элемент Исключающее ИЛИ выполняет операцию так называемого суммирования по модулю 4. Поэтому эти элементы также называются сумматорами по модулю два. Как уже отмечалось в предыдущей лекции, обозначается суммирование по модулю 2 знаком плюса, заключенного в кружок.
Основное применение элементов Исключающее ИЛИ, прямо следующее из таблицы истинности, состоит в сравнении двух входных сигналов. В случае, когда на входы приходят две единицы или два нуля (сигналы совпадают), на выходе формируется нуль (см. табл. 4.1). Обычно при таком применении на один вход элемента подается постоянный уровень, с которым сравнивается изменяющийся во времени сигнал, приходящий на другой вход. Но значительно чаще для сравнения сигналов и кодов применяются специальные микросхемы компараторов кодов, которые будут рассмотрены в следующей лекции.
В качестве сумматора по модулю 2 элемент Исключающее ИЛИ используется также в параллельных и последовательных делителях по модулю 2, служащих для вычисления циклических контрольных сумм. Но подробно эти схемы будут рассмотрены в лекциях 14,15.
Важное применение элементов Исключающее ИЛИ — это управляемый инвертор (рис. 4.2). В этом случае один из входов элемента используется в качестве управляющего, а на другой вход элемента поступает информационный сигнал. Если на управляющем входе единица, то входной сигнал инвертируется, если же нуль — не инвертируется. Чаще всего управляющий сигнал задается постоянным уровнем, определяя режим работы элемента, а информационный сигнал является импульсным. То есть элемент Исключающее ИЛИ может изменять полярность входного сигнала или фронта, а может и не изменять в зависимости от управляющего сигнала.
Рис. 4.2. Элемент Исключающее ИЛИ как управляемый инвертор
В случае, когда имеется два сигнала одинаковой полярности (положительные или отрицательные), и при этом их одновременный приход исключается, элемент Исключающее ИЛИ может быть использован для смешивания этих сигналов (рис. 4.3). При любой полярности входных сигналов выходные сигналы элемента будут положительными. При положительных входных сигналах элемент Исключающее ИЛИ будет работать как элемент 2ИЛИ, а при отрицательных он будет заменять элемент 2И-НЕ. Такие замены могут быть полезны в тех случаях, когда в схеме остаются неиспользованными некоторые элементы Исключающее ИЛИ. Правда, при этом надо учитывать, что задержка распространения сигнала в элементе Исключающее ИЛИ обычно несколько больше (примерно в 1,5 раза), чем задержка в простейших элементах И, И-НЕ, ИЛИ, ИЛИ-НЕ.
Рис. 4.3. Применение элемента Исключающее ИЛИ для смешивания двух неодновременных сигналов
Рис. 4.4. Выделение фронтов входного сигнала с помощью элемента Исключающее ИЛИ
Еще одно важнейшее применение элемента Исключающее ИЛИ — формирование коротких импульсов по любому фронту входного сигнала (рис. 4.4). В данном случае не важно, положительный фронт входного сигнала или отрицательный, на выходе все равно формируется положительный импульс. Входной сигнал задерживается с помощью конденсатора или цепочки элементов, а затем исходный сигнал и его задержанная копия поступают на входы элемента Исключающее ИЛИ. В обеих схемах в качестве элементов задержки используются также двувходовые элементы Исключающее ИЛИ в неинвертирующем включении (на неиспользуемый вход подается нуль). В результате такого преобразования можно говорить об удвоении частоты входного сигнала, так как выходные импульсы следуют вдвое чаще, чем входные.
Данную особенность элементов Исключающее ИЛИ надо учитывать в том случае, когда на оба входа элемента поступают изменяющиеся одновременно сигналы. При этом на выходе элемента возможно появление коротких паразитных импульсов по любому из фронтов входных сигналов. Исключить их влияние на дальнейшую схему можно, например, с помощью синхронизации, подобной рассмотренной в предыдущем разделе.
RS-триггер - это триггер с раздельной установкой состояний логического нуля и единицы (с раздельным запуском). Он имеет два информационных входа S и R. По входу S триггер устанавливается в состояние Q=l (/Q=0), а по входу R - в состояние Q = О (/Q = 1).
Асинхронные RS-триггеры. Они являются наиболее простыми триггерами. В качестве самостоятельного устройства применяются редко, но являются основой для построения более сложных триггеров. В зависимости от логической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. 2.37. Триггеры такого типа построены на двух логических элементах: 2 ИЛИ-НЕ - триггер с прямыми входами (рис. 2.37, а), 2 И-НЕ - триггер с инверсными входами (рис. 2.37, б). Выход каждого из логических элементов подключен к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния.
Рис. 2.37. Асинхронные RS-триггеры: а - RS-триггер на логических элементах ИЛИ-НЕ и условное обозначение; б - RS-триггер на логических элементах И-НЕ и условное обозначение.
Состояния триггеров под воздействием определенной комбинации входных сигналов приведены в таблицах функционирования (состояний) (табл. 2.18).
| Таблица 2.18. Состояния триггеров. | |||||
| Входы | Выходы | ||||
| S | R | Логика И-НЕ | Логика ИЛИ-НЕ | ||
| Qn+1 | /Qn+1 | Qn+1 | /Qn+1 | ||
| X | Qn | /Qn | |||
| Qn | /Qn | X |
В таблицах Qn (/Qn) обозначены уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действующих на остальных входах). Для элементов ИЛИ-НЕ за активный уровень принимают высокий уровень - 1, а для элементов И-НЕ - низкий уровень - О. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивными. Уровни Qn+1(/Qn+1) обозначают логические уровни на выходах триггера после подачи информации на его входы. Для триггера с прямыми входами при подаче на вход комбинации сигналов S=1, R=0 на выходе получим Qn+1=1 (/Qn+1=0). Такой режим называют режимом записи логической единицы.
Если со входа S снять единичный сигнал, т. е. установить на входе S нулевой сигнал, то состояние триггера не изменится. Режим S=0, R=0 называют режимом хранения информации, так как информация на выходе остается неизменной.
При подаче входных сигналов S=0, R=1 произойдет переключение триггера, а на выходе будет Qт+1=0 (/Qn+1=1). Такой режим называют режимом записи логического нуля (режим сброса). При S=R=1 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы (Qn+1=/Qn+1=0), а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний. Поэтому такая комбинация S=R=1 является запрещенной.
Для триггера с инверсными входами режим записи логической единицы реализуется при /S=0, /R=1, режим записи логического нуля - при /S=1, /R=0. При /S=/R=1 обеспечивается хранение информации. Комбинация входных сигналов /S = /R = 0 является запрещенной.
RS триггер получил название по названию своих входов. Вход S (Set — установить англ.) позволяет устанавливать выход триггера Q в единичное состояние. Вход R (Reset — сбросить англ.) позволяет сбрасывать выход триггера Q (Quit — выход англ.) в нулевое состояние.
Для реализации RS триггера воспользуемся логическими элементами "2И-НЕ". Его принципиальная схема приведена на рисунке 2.
Рисунок 2. Схема простейшего rs триггера на схемах "2И-НЕ". Входы R и S инверсные (активный уровень'0')
Рассмотрим работу изображенной на рисунке 2 схемы RS триггера подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента "2И-НЕ" Q присутствует логический ноль, то на выходе нижнего логического элемента "2И-НЕ" появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента "2И-НЕ" Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента "2И-НЕ" появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS триггера работает точно так же как и схема на инверторах.
Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента "И-НЕ" на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.
Точно так же можно записать в триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы — инверсные. Составим таблицу истинности RS триггера. Входы R и S в этой таблице будем использовать прямые, то есть и запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 1).
Таблица 1. Таблица истинности RS триггера.
| R | S | Q(t) | Q(t+1) | Пояснения |
| Режим хранения информации R=S=0 | ||||
| Режим установки единицы S=1 | ||||
| Режим записи нуля R=1 | ||||
| * | R=S=1 запрещенная комбинация | |||
| * |
RS триггер можно построить и на логических элементах "ИЛИ". Схема RS триггера, построенного на логических элементах "ИЛИ" приведена на рисунке 3. Единственное отличие в работе этой схемы по сравнению с предыдущей схемой RS триггера будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.
Рисунок 3. Схема простейшего RS триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')
Так как RS триггер при построении его на логических элементах "И" и "ИЛИ" работает одинаково, то его условно-графическое изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS триггера на принципиальных схемах приведено на рисунке 4.
Рисунок 4. Условно-графическое обозначение RS триггера
Пример: Активизация работы триггера положительным фронтом и активизации работы триггера Отрицательным. Синхронный RS триггер.