Технология производства

Разновидности микросхем ЭСЛ

Введение

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) пред­ставляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наиболь­шими быстродействием и потребляемой мощностью. Большое быстродействие (по-другому — малое среднее время задержки распростра­нения) для схем ЭСЛ обусловливается тем, что в этих элементах транзисторы работают в ненасыщенном (линейном) режиме. На вы­ходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени задержки распрост­ранения достигается также за счет ограничения перепада выходно­го напряжения, что, однако, приводит к уменьшению помехоустой­чивости схем ЭСЛ. Из разработанных в последние годы цифровых микросхем ЭСЛ наибольшее распространение получили серии К100 и К500, являющиеся аналогами широко известной зарубежной се­рии МС10000 (первоначальный разработчик — фирма Motorola)

Основным элементом аналоговых микросхем являются транзисторы (биполярные или полевые). Разница в технологии изготовления транзисторов существенно влияет на характеристики микросхем. Поэтому нередко в описании микросхемы указывают технологию изготовления, чтобы подчеркнуть тем самым общую характеристику свойств и возможностей микросхемы. В современных технологиях объединяют технологии биполярных и полевых транзисторов, режим работы которых подобран так, чтобы они не входили в режим насыщения, — что существенно повышает быстродействие, улучшает характеристики микросхем.

Микросхемы, изготовленные по эмиттерно-связанной логике, являются быстродействующим классом ИМС (интегральной инжекционной логики), но при этом имеют большую потребляемую мощность.

Рисунок 1- Схема базового элемента ИМС ЭСЛ-типа.

 

Постоянный эмиттерный ток базового элемента (рис. 1) распределяется между двумя эмиттерами эмиттерно-связанных транзисторов в зависимости от того, какой из них имеет большее напряжение на базе. Транзисторы работают между активным режимом и отсечкой, в результате чего схема не входит в режим насыщения, что увеличивает ее быстродействие.

 

 

Функциональные возможности микросхем серий ЭСЛ велики. В этих сериях наряду с ЛЭ и D-триггерами имеются дешифраторы, мультиплексоры, ЗУ и узлы арифметических устройств. Это обеспе­чивает их широкое применение в быстродействующих вычислителях.

Микросхемы ЭСЛ-типа изготавливаются, как правило, по планарно-эпитаксиальной технологии с межэлементной изоляцией p-n-переходами.

Сущность этой технологии состоит в том, что транзисторные структуры формируют локальной диффузией в эпитаксиальном слое n – типа, нанесённом на пластину p-типа, а изолирующие области создают путём проведения разделительной диффузии на всю глубину эпитаксиального слоя.

В качестве исходно могут использоваться любые кремниевые пластины. Возьмем наиболее общий случай, когда используются пластины кремния р-типа.

Вначале составляют партию пластин с одинаковыми геометрическими размерами и заданным удельным сопротивлением, обычно состоящую из 10 - 20 шт.

В отечественной промышленности используют пластины кремния диаметром 60 - 102 мм и толщиной 0,2 - 0,4 мм, с удельным сопротивлением 1-10 Ом·см. Пластины подвергают очистке путем химической обработки поверхности (последующим ее травлением и промывкой в деионизованной или дистиллированной воде (этот процесс повторяют перед каждой последующей операцией). Затем осуществляют процесс окисления поверхности пластин (создание маскирующего оксида) в однозонной диффузионной печи в атмосфере сухого или влажного кислорода или паров воды при температуре 1150°С.

 

1 — подложка р-типа; 2 — оксид кремния; 3 — скрытый слой n+ -типа;

4 — эпитаксиальный слой n-типа (коллекторные области); 5 — базовая область р-типа; 6 — эмиттерная область n+-типа; 7 — металлизация; 8 — конденсатор на основе оксида кремния; 9 — диод (Uкб = 0); 10 — биполярный транзистор;

11 — диффузионный резистор р-типа

 

Рисунок 2 - Последовательность формирования кристалла полупроводниковой ИМС по планарно-эпитаксиальной технологии

 

Первую фотолитографию проводят для вскрытия окон в слое маскирующего оксида кремния. Через окна в оксиде в две стадии на глубину 1-2 мкм проводят диффузию сурьмы или мышьяка, в результате формируется хорошо проводящая n-область под коллектором будущего транзистора. После этого удаляют оксид кремния со всей поверхности пластин, очищают пластины и осуществляют эпитаксиальное наращивание слоя кремния n-типа.

Для эпитаксиального наращивания используют, как правило, хлоридный метод в эпитаксиальных вертикальных реакторах при температуре ~ 1200°С.

При этом получают слои кремния толщиной 8-10 мкм, с удельным сопротивлением ОД - 1,0 Ом-см. На поверхности пластины с эпитаксиальным слоем повторным термическим окислением создают слой оксида толщиной 0,5-1 мкм.

С помощью процесса второй фотолитографии с определенных участков поверхности пластины селективно удаляют слой оксида - формируют окна в маскирующем слое под разделительную диффузию. В тех участках, с которых был удален слой оксида, путем разделительной диффузии бора в две стадии формируют изолирующие области р-типа. Первую стадию диффузии проводят при более низкой температуре (примерно 1100°С) в течение незначительного промежутка времени (единицы-десятки минут), вторую - при более высокой температуре (около 1200°С) в атмосфере сухого кислорода в течение времени, необходимого для проникновения бора на всю глубину эпитаксиального слоя. Тем самым создают коллекторные области n-типа, изолированные областями р-типа, причем распределение примесей в изолированных областях n-типа равномерное, а в изолирующих областях р-типа оно подчиняется закону Гаусса.

Для создания базовых областей транзисторов, резисторов и диодов в изолированные области n-типа проводят диффузию акцепторных примесей. Для этого в оксидном слое путем третьей фотолитографии создают окна с размерами, необходимыми для реализации элементов с требуемыми номиналами. Базовую диффузию проводят в две стадии. В качестве примеси используют бор.

Первая стадия (загонка) осуществляется при температуре 900 – 1000 °С (в зависимости от применяемого источника диффузанта) и начинается в среде аргона и кислорода, а заканчивается в инертной среде - подается один аргон без диффузанта Загонку осуществляют также ионным легированием. После этого путем травления в азотной или фтористой кислоте с поверхности пластин удаляют боросиликатаое стекло.

Вторая стадия (разгонка) проводится при более высокой температуре (1150°С) в окислительной среде, в результате чего происходит перераспределение бора на определенную глубину.

При этом создаются базовые области глубиной 2 - 3,5 мкм с удельным поверхностным сопротивлением 150 - 300 Ом/кв, а на поверхности пластин - слой оксида кремния. Затем формируют эмиттерные области n⁺-типа, которые служат эмиттерами транзисторов, катодами диодов, обкладками конденсаторов омическими контактами к коллекторным областям, а иногда и внутрисхемным соединениями.

Для этого пластины подвергают четвертой фотолитографии, за счет чего получают окна в оксидном слое под эмиттерные и контактные области кремнию n-типа. Формирование эмиттерных областей n⁺-типа осуществляете диффузией фосфора в одну или две стадии в кислородной среде. Диффузия фосфора проводится на глубину 0,8-2 мкм, при этом создаются высоколегированные области n⁺-типа, удельное поверхностное сопротивление которых составляет единицы Ом на квадрат. Независимо от стадийности процесс диффузии (одна или две) распределение примеси в этих областях подчиняете функции erfc.

Заканчивается процесс получения полупроводниковых структур ИМ созданием внутрисхемных соединений и формированием защитного покрова; Для этого вначале с поверхности пластины удаляют фосфоросиликатное стекло, затем поверхность пластин окисляют для получения защитного оксида толщине около 1 мкм. Этот слой оксида является также маскирующим при создании омических контактов металл - полупроводник. С этой целью методом пятой фотолитографии вскрывают окна в слое оксида под омические контакты, поверхность пластин тщательно очищают, а затем термическим испарением в вакууме на поверхность пластин наносят слой алюминия толщиной 1-1,5 мкм. Алюминий наносят равномерно на всю поверхность пластины, как на слой оксид; так и на участки, обработанные путем травления при фотолитографии.

Затем поверхность алюминия подвергают фотогравировке с помощью шестой фотолитографии, чтобы получить внутрисхемные соединения необходимой конфигурации и контактные площадки; термообработка пластин дает хорошие контакты. На заключительном этапе наносят защитный слой оксида кремния и фотолитографией в нем вскрывают окна к контактным площадкам. На этом этапе заканчивается процесс формирования кристаллов ИМС.

В производственных условиях после каждого этапа формирования ИМС осуществляют контроль. Так, после фотолитографии очистки, окисления пластины подвергают 100%-ному контролю визуально. Диффузионные области контролируют после фотолитографии путем измерения удельного поверхностного сопротивления или снятия ВАХ на образцах-спутниках либо по тестовым ячейкам. Пластины с готовыми микросхемами контролируют на функционирование с помощью зондовых установок. Забракованные микросхемы метят краской. После такого контроля пластины поступают на разделение на кристаллы, годные из них - на сборку.

Основными недостатками данного типового процесса изготовления ИМС являются случаи перераспределения примесей в ранее сформированных областях при последующих высокотемпературных операциях, что необходимо учитывать при расчетах и проектировании, а также наличие паразитных емкостей и токов утечки изолирующих p-n-переходов, что особенно сказывается в быстродействующих и микромощных цифровых и высокочастотных аналоговых микросхемах.

 

4. СХЕМОТЕХНИКА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ЭСЛ

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее в настоящее время субнаносекундного диапазона. Особенность ЭСЛ в том, что схема логичес­кого элемента строится на основе интегрального дифференциального усилителя (ДУ), транзисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения.

На рис.1, а показана основа логического элемента DD1—переклю­чатель тока I₀. Если входным сигналом ∆U_вх открыть транзистор VT1, через него потечет весь ток I₀ , вытекающий из общей точки связанных эмиттеров Э. На коллекторе транзистора VT1 окажется напряжение низкого уровня. В этот момент транзистор VT2 тока не имеет, он вы­нужденно находится в состоянии отсечки. На его коллекторе присутству­ет напряжение высокого уровня.

Наличие генератора стабильного тока (ГСТ) принципиально: с его помощью строго фиксируются выходные логические уровни.

В отличие от аналоговых применений дифференциального усилите­ля, когда стремятся использовать разность напряжений U_вых между коллекторами, цифровая микросхема, переключающая ток I₀, снабжается двумя инверсными выходами логических уровней Q и Ǭ, где выделяются напряжения высокого U_Q и низкого U_Ǭ уровней.

Рисунок.3. Исходные схемы для элемента ЭСЛ: а — дифференциальный каскад — переключатель тока; б —переключатель тока с опорным входом; в — тоже с выходными эмиттерными повторителями; г — двухвходовый элемент.

 

На рис.3,6 показан простейший одновходовой элемент ЭСЛ. Новым в развитии элемента DD1 (рис.3, а) здесь является источник опорного напряжения U_оп. Это напряжение фиксирует порог срабатывания переключателя тока. Тем самым дифференциальный усилитель превра­щается в логический элемент. У него теперь два состояния выходов, которые переключаются лишь при условиях: U_вх>U_оп или U_вх<U_оп. Однако при проектировании ЭСЛ ставилась задача: получить сверхскорост­ную логику. В схеме (рис. 3,6) этого достичь нельзя, так как выходное сопротивление выходов Q и Ǭ велико, оно приближается к номиналу R_K.

Для снижения выходного сопротивления к коллекторным выхо­дам подключаются эмиттерные повторители-транзисторы VT3 и VT4, работающие в линейном режиме (рис.3, в). Теперь выходное сопро­тивление эмиттерного выхода принципиально уменьшается;

(1)

 

где (В+1)—коэффициент усиления транзистора — эмиттерного повто­рителя по току. Эмиттерные выходы чаще делаются «открытыми», что­бы можно было их соединять в элементы «монтажное ИЛИ». Кроме то­го, внутренние нагрузочные резисторы рассеивают большую мощность, чем сильно ухудшают тепловой баланс корпуса ЭСЛ. Во многих случаях ие обязательно отбирать от повторителей VT3—VT4 максимальный ток. Сопротивление внешнего нагрузочного резистора R_оп можно выбрать самостоятельно в широких пределах, например от 300 Ом до 30 кОм.

На рис.3, г показан следующий шаг развития схемотехники ЭСЛ: для получения нескольких логических входов следует использовать один пороговый транзистор (в схеме он составной: VT3—VT2) и несколько параллельно соединенных входных транзисторов. В данном случае ло­гическую функцию входов А и В реализуют транзисторы VT4 и VT1. В современных ЭСЛ логические входы снабжаются внутренними резис­торами утечки R_вх ≈50 кОм. Такой резистор, во-первых, позволяет ос­тавлять неиспользуемые логические входы свободными, неприсоединенными; во-вторых, эти резисторы служат предыдущим элементам ЭСЛ нагрузками для их выходных эмиттерных повторителей. В правой час­ти схемы (рис. 3, г) показан простейший источник порогового напря­жения U_оп (резисторы Rl, R2 и диоды VD1, VD2), который вырабаты­вает опорное напряжение 4,6 В. Он снабжен эмиттерным повторителем VT3 для увеличения нагрузочной способности.

Отметим дальнейшую принципиальную особенность микросхем ЭСЛ: они питаются отрицательным напряжением — U_и.пэ (т. е. напряжение подается от эмиттеров), причем коллекторные цепи заземляются. Этим способом повышается помехоустойчивость ЭСЛ. Ток потребления 1_ПОт вытекает из микросхемы в источник.

На рис. 2, а показана передача сигнала U_с от эмиттерного повто­рителя VT3 из элемента-источника DD1 (ЛЭИ) на базовый вход тран­зистора VT1 в логическом элементе-приемнике DD2 (ЛЭП). Видно, что большой ток потребления I_пот, протекающий по относительно тонкому проводнику коллекторного питания U_и.пK, имеющему определенное по­гонное сопротивление R_п, даст напряжение помехи ∆U_п, которое в сум­ме с сигналом U_с поступит на вход А2 элемента DD2.

Из этого обстоятельства следует два вывода: во-первых, коллекторная шина питания делается большого сечения и заземляется (дается нуль потенциала, см. рис.4,б); во-вторых, разъединяются коллектор­ные цепи переключателя тока и эмиттерных повторителей (рис.4, а). Корпус ЭСЛ имеет, таким образом, два вывода коллекторного питания U_и.пК1 и U _{и пК2} и один вывод эмиттерного —U_и.пЭ = —5,2 В.

 

Рисунок 4. Способы подачи питания на ЭСЛ: а — с заземленными эмиттерами;

б — с нулевой коллекторной шиной; е — с раз­дельными коллекторными выводами

 

К помехам, возникающим в шине эмиттериого питания — U_и.пЭ, переключатель тока — дифференциальный усилитель — менее чувствите­лен, так как в эмиттерной цепи присутствует генератор стабильного то­ка, который фиксирует ток I₀, не позволяет ему изменяться, если меня­ется напряжение источника эмиттерного питания — U_и.пЭ (что равно­ценно помехе).

Чем выше качество схемы ГСТ, тем значительнее ДУ ослабляет эмиттерный синфазный сигнал помехи. Желательно, чтобы ток ГСТ не зависел как от пульсаций по шине — U_{H ng}, так и от изменений темпе­ратуры.

Учитывая вышеизложенную последовательность схемотехнического развития, нетрудно проанализировать полную схему элемента ЭСЛ се­рии К500 (рис 5, а). На рис. 5, б показано включение этого элемента, причем внешние резисторы нагрузки R_H следует присоединять, если дан­ный элемент работает как оконечный. Таким образом, все логические уровни ЭСЛ имеют место в отрицательной области потенциалов («под землей»). Такие логические уровни непосредственно не совместимы со схемами ТТЛ и КМОП, что считается большим недостатком ЭСЛ. Оба коллекторных вывода U_и._пК1 и U_и._пК2 присоединяются к нулевой шине (или поверхности) печатной платы.

На рис.5, в показана схема, позволяющая снять выходных напряжений U_Q и U_Ǭ от изменения входного зависимости напряжения U_вх, которое будем изменять с помощью потенциометра R1. Полученная зависимость представлена на рис.5, г. Видно, что амплитуда выход­ных импульсов

 

Рисунок 5- Логический элемент ЭСЛ серии К.500: a -принципиальная схема; б — включение; в — схема для снятия переключа­тельных характеристик; г — переключательные характеристики для выходов Q и Q; д — временная диаграмма

 

микросхем ЭСЛ (см. также осциллограмму, рис.5, д) примерно равна 0,9 В. Выходные импульсы симметричны относительно потенциала —1,2 В. Каждый логический элемент из микросхемы серии К500 потребляет статическую мощность Р_пот = 25 мВт, имеет время за­держки распространения t_зд.р.ср = 2 нс, что дает в итоге энергию, по­требляемую на переключение Э_пот=50 пДж.