Регистр управления внешними прерываниями - EICR (External Interrupt Control Register)

Регистр масок внешних прерываний - EIMSK - (External Interrupt Mask Register)

Регистр статуса MCU выдает информацию об источнике, вызвавшем сброс MCU.

Биты

 
$39 ($59)
INT7 INT6 INT5 INT4 INT3 INT2 INT1 INT0

 

 EIMSK
Чтение/Запись
R/W R/W R/W R/W R/W R/W R/W R/W

 

  
Начальное состояние

 

  
  • Bits 7..4 - INT7 - INT4: External Interrupt Request 7-4 Enable - Разрешение запроса внешних прерываний с 4 по 7
    При установленных битах INT7- INT4 и установленном бите I регистра статуса (SREG) разрешаются прерывания по соответствующим выводам входов сигналов прерываний. Бит управления опознаванием прерывания регистра управления внешними прерываниями EICR (External Interrupt Control Register) определяет срабатывание по нарастающему или падающему фронту или по логическому уровню. Активация любого из этих выводов вызовет запрос прерывания даже если вывод будет разрешен как выход. Это обеспечивает возможность организации программного прерывания.
  • Bits 3..0 - INT3 - INT0: External Interrupt Request 3-0 Enable - Разрешение запроса внешних прерываний с 0 по 3
    При установленных битах INT3- INT0 и установленном бите I регистра статуса (SREG) разрешаются прерывания по соответствующим входам прерываний. Внешние прерывания всегда вызывают прерывание низким уровнем. Активация любого из этих выводов вызовет запрос прерывания даже если вывод будет разрешен как выход. Это обеспечивает возможность организации программного прерывания. Запрос прерывания по логическому уровню, если он разрешен, будет генерировать запрос прерывания до тех пор, пока на входе будет находиться низкий уровень.

Регистр флагов внешних прерываний - EIFR (External Interrupt Flag Register)

Биты

 
$38 ($58)
INTF7 INTF6 INTF5 INTF4 - - - -

 

 EIFR
Чтение/Запись
R/W R/W R/W R/W R R R R

 

  
Начальное состояние

 

  
  • Bits 7..4 - INTF7 - INTF4: External Interrupt 7-4 Flags - Флаги внешних прерываний с 4 по 7
    В случае поступления запроса на прерывание на какой либо из выводов INT7 - INT4, будет установлен в 1 соответствующий флаг прерывания (INTF7 - INTF4). Если бит I регистра SREG и соответствующий бит разрешения (INT7 - INT4) в EIMSK будут установлены, то MCU перейдет к вектору прерывания. По завершению подпрограммы прерывания флаг очищается. Кроме того, его можно очистить, записав в него логическую 1.
  • Bits 3..0 - Res: Reserved Bits - Зарезервированные биты
    Эти биты зарезервированы и при считывании всегда покажут состояние 0.

Регистр управления внешними прерываниями - EICR (External Interrupt Control Register)

Биты

 
$38 ($58)
ISC71 ISC70 ISC61 ISC60 ISC51 ISC50 ISC41 ISC40

 

 EICR
Чтение/Запись
R/W R/W R/W R/W R/W R/W R/W R/W

 

  
Начальное состояние

 

  
  • Bits 7..0 - ISCX1, ISCX0: External Interrupt 7-4 Sense Control bits - Биты управления опознаванием внешних прерываний с 4 по 7
    Внешние прерывания 7 - 4 активируются по выводам INT7 - INT4, если установлен флаг I в SREG и установлена соответствующая маска в EIMSK. Запрос прерывания по логическому уровню или фронтам определяется в следующей таблице:

Таблица 9. Управление опознаванием прерывания

ISCX1 ISCX0 Описание
Запрос прерывания генерируется низким уровнем на INTX
Зарезервирован
Запрос прерывания генерируется падающим фронтом на INTX
Запрос прерывания генерируется нарастающим фронтом на INTX

Примечание: X может быть равен 7, 6, 5 или 4.

При изменении битов ISC11/ISC10 прерывание должно быть запрещено путем очистки бита разрешения в регистре GIMSK. В ином случае может произойти прерывание. Запрос прерывания по логическому уровню, если он разрешен, будет генерировать запрос прерывания до тех пор, пока на входе будет находиться низкий уровень.