Контроль четности

Существуют специальные цифровые микросхемы для проверки паритета двоичных чисел, суть которой состоит в суммировании по модулю два всех разрядов числа с целью выяснения четности или нечетности. Эта операция позволяет повысить надежность передачи двоичной информации.

Информация передается всегда четным (при четном паритете) или нечетным (при нечетном паритете) числом, для этого дополнительно к информационным разрядам слова добавляют специальный паритетный разряд. Содержание паритетного разряда таково, чтобы довести число единиц слова до четного (или нечетного). На приемной стороне принятый код проверяется на сохранение паритета. Считается, что искажение сигнала может проявиться только в одном разряде. Паритетная проверка не обнаруживает ошибок, возникающих в двух разрядах одновременно, но вероятность таких ошибок мала. В ответственных случаях могут использоваться специальные методы кодирования сигналов. Устройства для проверки четности двоичных слов выпускаются в виде самостоятельных элементов в нескольких сериях микросхем. На рис. 5.45 показана микросхема 564СА1, определяющая паритет двоичного слова длиной до 12 разрядов. Она имеет 12 информационных D₀ – D₁₁ и один управляющий V входы и один выход S. Все входы логически равнозначны и порядок подключения разрядов слова не играет роли. Сигнал на управляющем входе V задает режим работы схемы по паритету: при V = 0 обеспечивается четный паритет, т.е. S = 0 при четном числе единиц и S = 1 при нечетном. При V = 1 имеет место нечетный паритет, обратный рассмотренному. Если в слове менее 12 разрядов, на свободных входах должно быть четное число единиц при проверке на четность и нечетное — при проверке на нечетность.

Микросхемы позволяют проводить каскадирование, соединяя выход S предыдущей схемы с входом V последующей.