Общие принципы подключения устройств на базе DSP-процессора к управляющей ПЭВМ.

Для подключения модуля к системной шине ПЭВМ с обеспечением возможности обмена информацией через порт ввода-вывода и непосредственный доступ к памяти модуля в общем случае необходимо четыре 8-разрядных регистра и два 8-разрядных формирователя (рис. 3.5). При этом регистры Рг.1 и Рг.2 служат для приема информации из ПЭВМ и выдачи ее в TMS, а регистры Рг.3 и Рг.4 соответственно для приема информации от TMS и выдачи ее в ПЭВМ. Каждый регистр в паре соединяется со своей половиной шины данных. Для обмена информацией между ПЭВМ и внешней памятью модуля предназначены двунаправленные формирователи Ф1 и Ф2. Регистры Рг.1-4 представляют собой пару 16-разрядных буферных регистров (один 16-разрядный двунаправленный регистр данных) которые позволяют передавать данные между модулем и HOST-компьютером под управлением программы ввода-вывода.

С каждым буферным регистром связан флаг т(риггер) "буфер заполнен/буфер пуст". Каждый флаг устанавливается в 1 или сбрасывается в 0 когда к соответствующему буферному регистру выполняется обращение по чтению или записи. Состояние этих флагов отражается в регистре состояния модуля и может быть проанализировано TMS и в регистре управления и состояния, который доступен по чтению HOST-компьютеру. Кроме того эти флаги могут быть подключены к линиям запроса прерывания HOST-компьютера и процессора TMS.

Практически вся схема выполнена двух 8-разрядных двунаправленных приемопередатчиках с регистром и тремя состояниями на выходе (рис. 3.6).

Полная схема связи модуля с шиной данных компьютера включает два приемопередатчика, один 8-разрядный двунаправленный формирователь, два триггера готовности и два 4-разрядных однонаправленных формирователя