Аналого-цифровые преобразователи
Аналого-цифровыепреобразователи (АЦП) предназначены для преобразования аналоговой величины в цифровой код. АЦП имеет один аналоговый вход и 
выходов, где число разрядов выходного кодового сигнала. В настоящее время получили наибольшее распространение АЦП: последовательный, параллельный и последовательно-параллельный.
Последовательный АЦП (последовательного счета) приведен на рисунке 3.3. Метод построения таких АЦП основан на подсчете числа суммирований опорного напряжения младшего разряда, необходимого для получения входного напряжения. При этом k – разрядный двоичный код одного отсчета формируется за 2k интервалов дискретизации.
Рисунок 3.3 – Структурная схема АЦП последовательного счета
Начало преобразования входного непрерывного сигнала определяется временем поступления импульса запуска, который через RS – триггер T подключает счетчик Cm2 к выходу генератора М тактовых импульсов. Выходной цифровой код со счетчика поступает на ЦАП D/A, где преобразуется в аналоговый сигнал Uвых . Выходное напряжение Uвых сравнивается с входным Uвх в компараторе К. При равенстве этих напряжений компаратор К выдает на вход R триггера Т единичный сигнал, а с триггера Т на элемент И (&) поступает ноль, прекращающий подачу тактовых импульсов с генератора М на счетчик Cm2. Со счетчика Cm2 снимается код, представляющий содой цифровой эквивалент входного аналогового напряжения. Из-за длительного накопления выходного цифрового кода (2k интервалов дискретизации) данный АЦП обдает низким быстродействием.
Параллельный АЦП является быстродействующим. Он построен на основе использования 2n -1 компараторов, где n – максимальная разрядность цифрового кода (рисунок 3.4). Неинвертирующие входы компараторов К объединены и на них подается входной аналоговый сигнал. К каждому инвертирующему входу подключено индивидуальное опорное напряжение, снимаемое с резистивного делителя. Разность между опорными напряжениями двух соседних компараторов равна шагу квантования D = Uоп/2n. Компараторы, у которых входное напряжение превысит опорное, вырабатывают логическую единицу, а остальные – ноль. Информация с компараторов поступает на шифратор CD, который преобразует ее в двоичный код.
Рисунок 3.4 – Структурная схема параллельного АЦП
Недостатком параллельного АЦП является большое число компараторов. Этот недостаток не столь существенный в последовательно-параллельных АЦП, которые сочетают в себе методы последовательного и параллельного преобразования сигналов (рисунок 3.5).
Рисунок 3.5 – Структурная схема последовательно-параллельного АЦП
В последовательно-параллельных АЦП используется два АЦП, ЦАП и сумматор С. АЦП 1 формирует старший байт цифрового кода. ЦАП преобразует старший байт цифрового кода в аналоговый сигнал и вычитает его из входного сигнала. Разность преобразуется АЦП 2 в младший байт. При низком уровне сигнала разности сумматор может содержать высокостабильный усилитель. Коэффициент усиления усилителя можно подобрать такими, что параметры обоих АЦП будут одинаковы.