Ждущий однотактный блокинг-генератор

 

Принципиальная схема ждущего однотактного блокинг-генератора приведена на рис. 6.17,а, временные диаграммы на рис. 6.17,б.

 

а) б)

Рис. 6.17 Ждущий однотактный блокинг-генератор:

а) – принципиальная схема; б) – временные диаграммы.

 

В исходном состоянии транзистор VT1 закрыт, конденсатор С1 разряжен. Запуск блокинг-генератора осуществляется положительным импульсом UЗАП, который открывает транзистор VT1. Транзистор VT1 подключает первичную обмотку трансформатора W1 к напряжению питания, напряжение обмотки W2 поддерживает транзистор в открытом состоянии, пока напряжение конденсатора С1 не скомпенсирует напряжение обмотки W2.

После запирания транзистора требуется некоторое время для восстановления исходного состояния схемы (разряда конденсатора С1). Резистор R1 обеспечивает надежное запирание транзистора и цепь для разряда С1. Резистор R2 увеличивает входное сопротивление транзистора.

Для устранения влияния цепи запуска на формирование выходного импульса установлен диод VD1.