Логический элемент ИЛИ-НЕ

Условное обозначение логического элемента ИЛИ-НЕ показано на рисунке 5.7, а.

Рисунок 5.7 - Условное обозначение логического элемента ИЛИ-НЕ (а), его функциональный эквивалент (б) и таблица истинности (в)

Он объединяет элементы ИЛИ и НЕ с очередностью проведения операций, показанной на рисунке 5.7, б. В связи с этим входным сигналам, равным единице, соответствует логический "0" на выходе, а при нулевых сигналах на всех входах F = 1. Для двухвходового элемента ИЛИ-НЕ указанное иллюстрирует таблица истинности, приведенная на рисунке 5.7, в.

Функциональная операция, выполняемая элементом ИЛИ-НЕ при п входах, определяется выражением:

F = x1 + x2 + x3 +…+ xn(5.4)

На рисунке 5.8, а приведена схема логического элемента ИЛИ-НЕ, представляющая собой последовательное соединение элемента ИЛИ на диодах и элемента НЕ. Логические схемы подобного сочетания определяют, в частности, класс элементов так называемой диодно-транзисторной логики (ДТЛ). Принцип действия элемента ясен из диаграмм, приведенных на рисунке 5.8, б, где показаны сигналы х1 и х2на входах, сигнал у на выходе элемента ИЛИ и выходная функция F.

Рисунок 5.8 - Схема логического элемента ИЛИ-НЕ ДТЛ (а) и его временные диаграммы работы (б)

5.1.5 Логический элемент И-НЕ

Условное обозначение логического элемента И-НЕ показано на рисунке 5.9, а. Ему эквивалентна структурная схема, показанная на рисунке 5.9, б.

Рисунок 5.9 - Условное обозначение логического элемента И-НЕ (а), его функциональный эквивалент (б) и таблица истинности (в)

Логической "1" на всех информационных входах соответствует логический "0" на выходе элемента. При логическом «0» на одном из входов создается логическая "1" на выходе. Для двухвходового элемента И-НЕ сказанное отражено в таблице истинности на рисунке 5.9, в. Логическая функция элемента И-НЕ при п входах отвечает выражению:

F = x1 · x2 · x3 ·…·xn(5.5)

На рисунке 5.10, а приведена схема логического элемента И-НЕ ДТЛ. Принцип действия элемента иллюстрируют временные диаграммы, приведенные на рисунке 5.10, б. При логических «1» на обоих входах диоды Д1, Д2 закрыты. В схеме образуется цепь: + Ек - Rб - Д' - Д", которая обеспечивает протекание тока базы Iб ≈ Eк/Rб транзистора. Транзистор открыт и насыщен, F = 0.

Рисунок 5.10 - Схема логического элемента И-НЕ ДТЛ (а) и его временные диаграммы (б)

При логическом "0" на одном из входов (например, х1) открывается диод этого входа (Д1). Образуется цепь, в которой ток резистора Rб (рисунок 5.10, а) протекает через открытый диод (Д1) и источник сигнала логического "0" (x1). При этом цепь Д' - Д" - эмиттерный переход транзистора — оказывается шунтированной цепью с проводящим диодом. Ток базы транзистора равен нулю, транзистор закрыт, F = 1.

Поскольку напряжение на открытом диоде входной цепи, а также напряжение входа логического "0" реально больше нуля, точка у на рисунке 5.10, а имеет некоторый положительный потенциал относительно эмиттера транзистора. В отсутствие диодов Д', Д" это могло бы привести к приоткрыванию транзистора. При их введении напряжение между точкой у и эмиттером транзистора будет приложено к диодам, а напряжение Uбэ транзистора близко к нулю.

На рисунке 5.11 приведена другая схема элемента И-НЕ, реализованная на транзисторах. Схемы такого типа образуют класс элементов так называемой транзисторно-транзисторной логики (ТТЛ).

Основой этого класса элементов является использование многоэмит-терного транзистора Тм. Функция многоэмиттерного транзистора сводится к замене диодной части схемы элемента И-НЕ (см. рисунок 5.10, а). Подобная замена технологически выгодна, поскольку изготовление многоэмиттерного транзистора в микросхемах не намного сложнее, чем изготовление обычного транзистора, а площадь, занимаемая многоэмиттерным транзистором в кристалле полупроводника, меньше диодной части элемента И-НЕ ДТЛ. От обычного транзистора многоэмиттерный транзистор отличается наличием нескольких (например, трех) эмиттерных областей с общими для всего транзистора базовым и коллекторным слоями.

Рисунок 5.11 - Схема логического элемента И-НЕ ТТЛ

При комбинации входных сигналов, когда на одном из входов (например, x1)действует нулевое напряжение (x1 = 0), ток через резистор R замыкается по цепи эмиттера этого входа. В базу транзистора Т1, ток эмиттера Iэ1м не ответвляется, так как для направления тока Iкм (указано на рисунке 5.11 пунктирной стрелкой) сопротивление база - эмиттер транзистора T1довольно велико. Транзистор Т1 закрыт. Сигнал на выходе F = 1. Так будет и при нулевых входных сигналах на большем числе входов элемента.

При наличии на всех входах логической "1" (напряжений, близких к +Ек) все эмиттерные переходы транзистора Тмбудут находиться под обратным напряжением, а коллекторный переход - под прямым. Ток Iбм будет обусловливать ток Iкм, направление которого показано на рисунке 5.11 сплошной стрелкой. Транзистор Т1, будет открыт, его сигнал F = 0. Таким образом, схема (рисунок 5.11) выполняет логическую операцию И-НЕ.

Наличие усилительного элемента, транзистора, в логических микросхемах ИЛИ-НЕ и И-НЕ классов ДТЛ и ТТЛ определяет такое их важное преимущество, как сохранение неизменного уровня напряжения, соответствующего логической «1», в процессе передачи сигнала при их последовательном соединении. В связи с этим указанные элементы, а также элемент НЕ являются базовыми в интегральной схемотехнике. В одном корпусе выпускаемых микросхем обычно содержится несколько элементов одного типа.