Дифференциальные усилительные каскады

Радикальным средством уменьшения дрейфа УПТ является применение параллельно-балансных (дифференциальных) каскадов.

Одна из наиболее распространенных схем дифференциальных усилительных каскадов представлена на рисунке 3.17, а.

Рисунок 3.17 – Полная и упрощенная схемы дифференциального усилительного каскада и способы подачи дифференциального входного сигнала

По этой схеме построены каскады, выпускаемые в виде отдельных микросхем (например, К1УТ181, К1УТ221); она используется также во входных каскадах многих УПТ интегрального исполнения.

Дифференциальный усилительный каскад выполняют по принципу сбалансированного моста, два плеча которого образованы резисторами R_к1 и R_к2, а два других - транзисторами Т₁ и T₂. Выходное напряжение снимается между коллекторами транзисторов (т. е. с диагонали моста) или с коллекторов.

На транзисторе Т₃ собрана схема источника стабильного тока I_э, определяющего сумму эмиттерных токов I_э1 и I_э2 транзисторов Т₁, Т₂. В схему источника стабильного тока входят резисторы R₁, R₂, R₃ и источник питания Е_к2. Транзистор Т₄ в диодном включении предназначен для повышения стабильности тока I_э в зависимости от изменения температуры (элемент температурной компенсации).

Для определения тока I_э найдем напряжение между точками 1 и 2 схемы. Если пренебречь током I_б3, существенно меньшим тока I_э, и принять
I_э3≈ I_к3= I_э, то можно записать:

Uбэ3+ Iэ R3= I1 R2+ Uбэ4,

(3.30)

где

Из уравнения (3.30) находим

.

(3.31)

Величина I₁R₂ в числителе выражения (3.31) существенно больше разности напряжений U_бэ транзисторов Т₄, Т₃. Поэтому ток I_э определяется преимущественно сопротивлениями R₂, R₃ и током I₁. Поскольку зависящие от температуры параметры U_бэ4 и U_бэ3 входят в выражение (3.31) в виде разности, зависимость тока от температуры проявляется незначительно. Дальнейшее рассмотрение дифференциального каскада проведем на примере схемы рисунка 3.17, б, где источник стабильного тока на транзисторе Т₃ заменен источником тока I_э.

Дифференциальный каскад допускает подачу входных сигналов от двух источников (на оба входа U_вх1, U_вх2) или от одного источника входного сигнала (рисунок 3.17, в, г). В последнем случае входной сигнал подается на базу одного из транзисторов или между обеими базами. Входы U_вх1и U_вх2при схемах соединения по рисунку 3.17, в, г называются дифференциальными.

Питание каскада производится от источников +Е_к1 и −Е_к2 с равными напряжениями. Ввиду последовательного соединения этих источников суммарное напряжение питания схемы Е_к = Е_к1+ Е_к2. С помощью напряжения питания Е_к2 снижают потенциал эмиттеров транзисторов T₁, T₂ относительно общей точки схемы ("земли"). Это позволяет подавать сигналы на входы усилителя без введения дополнительных компенсирующих напряжений.

Схема дифференциального каскада требует применения близких по параметрам транзисторов T₁, T₂ и равенства сопротивлений R_к1, R_к2 (см. рисунок 3.17, б). Благодаря этому при входных сигналах, равных нулю, достигается баланс моста, напряжения на коллекторах обоих транзисторов равны, а выходное напряжение, снимаемое с диагонали, U_вых = U_вых1 − U_вых2= 0. Высокая стабильность схемы в отношении изменения напряжения питания, температуры и прочих факторов объясняется тем, что при одинаковом дрейфе по обоим усилительным каналам каскада напряжения на коллекторах изменяются на одну и ту же величину и дрейф на выходе каскада отсутствует. В реальных условиях за счет существующего разброса параметров транзисторов (например, β и I_к0(э)) или их неодинакового изменения во времени некоторый дрейф в каскаде все же имеется. Однако он существенно меньше, чем в предыдущих схемах, поскольку величина дрейфа здесь определяется разностным дрейфом двух близких по параметрам усилительных каналов. Идентичность параметров транзисторов T₁ и T₂ легко достигается при интегральном (микросхемном) исполнении.

Схема дифференциального каскада при U_вх= 0 показана на рисунке 3.18, а. Ток I_э делится поровну между двумя транзисторами, т. е. I_э1 = I_э2 =
= I_э / 2. Значения эмиттерных токов I_э1, I_э2 определяются входными токами смещения (базовыми токами покоя): I_бп1 = I_бп2 = I_э / 2 (1 + β) = I_{вх см}.

Базовые токи, являющиеся составляющими токов эмиттеров транзисторов, протекают в цепи с источником тока I_э и напряжением питания Е_к2. Равенству эмиттерных токов будет соответствовать равенство их коллекторных токов: I_к1 = I_к2 = α I_э / 2 ≈ I_э / 2 и напряжений на коллекторах: U_к1 = U_к2 = = U_бал ≈ Е_к1 − I_э R_к / 2 (см. рисунок 3.18, б), где R_к1 = R_к2 = R_к (учитываем только абсолютные значения напряжений). Данное состояние схемы характеризует режим баланса каскада или режим покоя.

Рассмотрим работу схемы при наличии входного сигнала, например при подаче его на вход транзистора Т₁ (U_вх1 на рисунке 3.19, а), при этом по-прежнему U_вх2 = 0. Предположим, что напряжение входного сигнала имеет положительную полярность.

Рисунок 3.18 - Схема дифференциального каскада при входном сигнале, равном нулю и потенциальная диаграмма выходных цепей

Под воздействием входного сигнала через входные цепи обоих транзисторов будет протекать входной ток I_вх, увеличивающий ток базы транзистора Т₁ и уменьшающий ток базы транзистора T₂. При этом токи I_э1, I_к1 увеличиваются, а токи I_э2, I_к2 уменьшаются.

Рисунок 3.19 - Схема дифференциального каскада при наличии входного сигнала и потенциальная диаграмма выходных цепей

Изменение токов обоих транзисторов происходит на одну и ту же величину, поскольку сумма токов I_э1 + I_э2= I_э остается неизменной. Изменения коллекторных токов вызывают изменение потенциальной диаграммы каскада (рисунок 3.19, б). Напряжение U_к1 = Е_к1 − I_к1 R_к1 уменьшается, что вызывает приращение напряжения −ΔU_кl, противоположное по знаку (проинвертированное) напряжению е_г. Напряжение U_к2 = Е_к1 − I_к2 R_к2 возрастает, что создает соответственно приращение напряжения +ΔU_к2 того же знака (непроинвертированного по знаку), что и напряжение входного сигнала.

Таким образом, для рассматриваемого способа передачи входного сигнала выход каскада со стороны коллектора транзистора Т₁ (U_вых1) является инвертирующим, а со стороны коллектора транзистора Т₂ (U_вых2) - неинвертирующим. Сигнал, снимаемый с обоих коллекторов, называется дифференциальным:

U_вых = U_к2− U_к1= ΔU_к2+ ΔU_к1= 2ΔU_к.

Бόльшие значения напряжения на входе вызывают соответственно бόльшие значения выходного напряжения. Изменения выходных напряжений схемы под воздействием сигнала на входе прекращаются, когда под влиянием входного тока ток базы одного из транзисторов (в рассматриваемом случае ток I_б2) становится равным нулю, а ток I_э протекает только через один из транзисторов (T₁).

Выходные напряжения каскада при этом составляют:

U_вых1= U_к1= E_к1− I_э z R_к ≈ E_к1− I_э R_к,

U_вых2= U_к2= E_к1,

U_вых = U_к2− U_к1≈ I_э R_к.

Подобно описанным выше, но с иными знаками приращений, протекают процессы в схеме при изменении полярности подводимого входного напряжения или при подключении входного сигнала по схеме (см. рисунок 3.17, г).

return false">ссылка скрыта

Определим коэффициенты усиления по напряжению дифференциального каскада.

Входной ток каскада при одинаковых параметрах обоих транзисторов

,

(3.32)

где r_вх - входное сопротивление транзистора.

Входной ток создает приращения коллекторных токов ± I_к = ± β I_вх и напряжений на коллекторах:

± ΔUвых1,2 = ± ΔIк Rк = ± β Iвх Rк.

(3.33)

После подстановки в формулу (3.33) выражения для тока I_вх (3.32) и деления на е_г определяем коэффициенты усиления по напряжению каскада (по обоим выходам U_вых1, U_вых2):

.

(3.34)

При R_Г = 0 выражение (3.34) принимает вид:

(3.35)

Коэффициент усиления каскада по дифференциальному выходу (U_вых) при R_н = ∞ находят из соотношения:

С учетом сопротивления R_н

При R_н = ∞ и R_Г = 0

(3.36)

Соотношения (3.35), (3.36) используют для оценки коэффициентов усиления дифференциального каскада. Коэффициенты усиления по выходам U_вых1, и U_вых2при R_г = 0 и R_н = ∞ близки к К_u /2 для одиночного каскада ОЭ. Это объясняется тем, что при R_Г = 0 к участку база - эмиттер каждого транзистора в дифференциальном каскаде прикладывается половина напряжения источника входного сигнала е_г /2. Поскольку приращения сигналов между коллекторами обоих транзисторов суммируются, коэффициент усиления по дифференциальному выходу К_UД близок к значению К_U для того же каскада [см.(3.11), (3.36)].

Как указывалось, схема дифференциального усилительного каскада допускает подачу входных сигналов одновременно на оба входа (см. рисунок 3.17, б). Дифференциальное входное напряжение при сигналах U_вх1, U_вх2 неодинаковой полярности будет равно U_вх = U_вх1 + U_вх2, а дифференциальное выходное напряжение U_вых = К_UД (U_вх1 + U_вх2).

Представляет интерес также подключение входных напряжений одинаковой полярности, т. е. двух совпадающих по фазе (синфазных) сигналов. Дифференциальный каскад позволяет решать часто встречающуюся на практике задачу сравнения с высокой степенью точности значений напряжений входных сигналов или увеличения их разности. Это, в частности, объясняет название "дифференциальный каскад". При наличии двух синфазных входных сигналов дифференциальное выходное напряжение пропорционально разности U_вх1 − U_вх2:

U_вых = К_UД (U_вх1 − U_вх2).

При подаче на входы двух сигналов одинаковой полярности необходимо учитывать возможность появления на выходах U_вых1, U_вых2 так называемой выходной синфазной ошибки. Она обусловливается наличием на обоих входах одинакового постоянного напряжения (постоянной составляющей), равного наименьшему из напряжений U_вх1, U_вх2. Если, например, U_вх1 > U_вх2, то напряжение U_вх2можно рассматривать как синфазное напряжение E_cинф, приложенное одновременно к обоим входам, а разность U_вх1 − U_вх2= e_Г - как дифференциальное входное напряжение между входами. При R_Г1 = R_Г2 = 0 появление выходной синфазной ошибки можно показать на примере схемы рисунка 3.20, а.

Рисунок 3.20 - Схема дифференциального каскада при наличии синфазного входного напряжения и потенциальная диаграмма выходных цепей

В дифференциальном каскаде рисунка 3.20, а с идеальным источником стабильного тока I_э при е_Г = 0 и общем напряжении Е_синф напряжение баланса U_бал = U_к1 = U_к2 не должно изменяться. Однако наличие синфазного напряжения Е_синф приводит к повышению напряжения U_кэ транзистора Т₃ (см. рисунок 3.17, а), используемого в схеме в качестве источника стабильного тока, что при неидеальности источника вызывает некоторое увеличение тока I_э. Это обусловливает положительные приращения токов эмиттера и коллектора транзисторов Т₁ и T₂ и уменьшение на ∆U_бал напряжения баланса U_бал (рисунок 3.20, б). При подаче синфазной э. д. с. отрицательной полярности уровень баланса увеличивается на ∆U_бал.

При е_Г > 0 напряжения на коллекторах получают приращения относительно напряжения U_бал ± ∆U_бал. Иными словами, ±∆U_бал проявляется на выходах U_вых1, U_вых2 как величина синфазной ошибки при усилении. При одинаковых параметрах транзисторов T₁, T₂ наличие синфазной э. д. с. не вызывает появления синфазной ошибки на дифференциальном выходе каскада. Учет синфазных ошибок усиления важен в многокаскадных УПТ с дифференциальным каскадом на входе.

Синфазную ошибку усиления оценивают коэффициентом синфазной передачи каскада К_синф = ∆U_бал / Е_синф, который обычно много меньше единицы. Качество дифференциального каскада характеризуется отношением К_синф / К_UД, показывающим способность каскада различать малый дифференциальный сигнал на фоне большого синфазного напряжения. Выражение
20 lg (К_синф /К_UД) характеризует коэффициент ослабления синфазного сигнала (КОСС) дифференциального каскада. В современных дифференциальных усилительных каскадах величина КОСС может с/span>.

---