EEPROM память данных
AT90S8535 содержит 128 байт электрически стираемой энергонезависимой памяти (EEPROM). EEPROM организована как отдельная область данных, каждый байт которой может быть прочитан и перезаписан. EEPROM выдерживает не менее 100000 циклов записи/стирания. Доступ к энергонезависимой памяти данных рассмотрен дальше и задается регистром адреса, регистром данных и управляющим регистром. Ниже рассмотрено и программирование памяти данных через SPI интерфейс.
Статическое ОЗУ данных
На рис.4.3 показана организация памяти данных в AT90S8535.
| Регистровый файл | Область адресов данных | |
| R0 | $00 | |
| R1 | $01 | |
| … | … | |
| R30 | $1E | |
| R31 | $1F | |
| Регистры вв./выв | ||
| $00 | $20 | |
| $00 | $21 | |
| … | … | |
| $3E | $5E | |
| $3F | $5F | |
| ОЗУ пользователя | Встроенное ОЗУ | |
| $60 | ||
| $61 | ||
| … | ||
| $DE | ||
| $DF |
Рисунок 4.3 – Организация ОЗУ в AT90S8535
224 ячейки памяти включают в себя регистровый файл, память ввода/вывода и статическое ОЗУ данных. Первые 96 адресов используются для регистрового файла и памяти ввода/вывода, следующие 128 - для ОЗУ данных.
При обращении к памяти используются пять различных режимов адресации: прямой, непосредственный со смещением, непосредственный, непосредственный с предварительным декрементом и непосредственный с постинкрементном. Регистры R26..R31 регистрового файла используются как указатели для непосредственной адресации.
Прямая адресация имеет доступ ко всей памяти данных.
Непосредственная адресация со смещением используется для доступа к 63 ячейкам базовый адрес которых задается содержимым регистров Y или Z.
Для непосредственной адресации с инкрементом и декрементом адреса используются адресные регистры X, Y и Z.
При помощи любого из этих режимов производится доступ ко всем 32 регистрам общего назначения, 64 регистрам ввода/вывода и 128 ячейкам ОЗУ.
Время выполнения команд.
ЦПУ процессора AVR управляется системной частотой, генерируемой внешним резонатором. Внутреннее деление частоты генератора не используется.
В процессоре организован буфер команд, при выборе команды из памяти программ происходит выполнение предыдущей команды. Подобная концепция позволяет достичь быстродействия 1MIPS на МГц, уникальных показателей стоимости, быстродействия и потребления процессора.