Принцип однородности памяти 2 страница

Для подключения быстродействующих периферийных устройств в систему шин может быть добавлена высокоскоростная шина расширения (рис. 10).

Рисунок 10 – МПС с тремя видами шин

Шины ввода/вывода подключаются к шине расширения, а уже с нее через адаптер к шине процессор-память. Схема еще более снижает нагрузку на шину процессор-память. Такую организацию шин называют архитектурой с «пристройкой» (mezzanine architecture).

8. Характеристики микропроцессоров.

Архитектура МП ориентирована на достижение универсальности применения, высокой производительности и технологичности.

Универсальность (возможность разнообразного применения) МП определяется их широкими функциональными возможностями и обеспечивается:

программным управлением, позволяющим производить программную настройку МП на выполнение определенных функций;
гибкой системой команд и разнообразием способов адресации;
магистрально-модульным принципом построения;
специальными аппаратно-логическими средствами: регистровая память, виртуальная память, многоуровневая система прерываний, прямой доступ к памяти и т.п.

Относительно высокая производительность МП достигается использованием для их построения быстродействующих микросхем и специальных архитектурных решений, таких как регистровая память, кэш-память, конвейерная обработка, суперскалярная архитектура, предсказание переходов, механизм динамического выполнения команд и т.п.

Технологичность микропроцессорных средств обеспечивается модульным принципом конструирования, который предполагает реализацию этих средств в виде набора функционально законченных микросхем, просто объединяемых в соответствующие устройства и системы.

Кроме перечисленных выше трех основных особенностей, исключительно широкое применение МП в различных цифровых устройствах и системах обеспечивается также:

низкой стоимостью;
небольшими размерами;
малой мощностью потребления;
высокой надежностью и большой устойчивостью к неблагоприятным внешним воздействиям.

МП характеризуется очень большим числом параметров и качеств, поскольку он, с одной стороны функционально является сложным программно-управляемым цифровым процессором, т.е. устройством ЭВМ, а с другой – интегральной микросхемой, т.е. электронным прибором. Поэтому для МП важны такие качества и параметры, как:

тип микроэлектронной технологии, проектные нормы и число слоев металлизации (проектные нормы определяют минимальные топологические размеры элементов, что, в свою очередь, определяет количество транзисторов, размещаемых на кристалле МП, и максимальную рабочую частоту МП);
количество кристаллов, образующих МП;
площадь кристалла и количество транзисторов на кристалле;
тип корпуса;
разрядность МП;
быстродействие МП (рабочая частота; число одновременно декодируемых инструкций; число команд, запускаемых на выполнение за один такт; время выполнения команд);
размер адресуемой памяти;
наличие и размер кэш-памяти;
наличие арифметического сопроцессора;
число входящих в микропроцессорный набор дополнительных микросхем и выполняемые ими функции;
система команд (количество команд, выполняемые операции, способы адресации, наличие команд обработки бит, чисел с плавающей запятой, десятичной арифметики);
форматы данных;
типы и число уровней прерывания;
возможность прямого доступа к памяти;
пропускная способность интерфейса ввода/вывода (частота и разрядность системной шины);
количество и уровни питающих напряжений;
требования к синхронизации;
параметры используемых сигналов;
потребляемая мощность;
помехоустойчивость;
нагрузочная способность;
надежность и т.д.

Классификация микропроцессоров.

Микропроцессоры делятся на отдельные классы в соответствии с их архитектурой, структурой и функциональным назначением.

По числу кристаллов, образующих МП, различают микропроцессоры:

однокристальные с фиксированной разрядностью и системой команд;
многокристальные с фиксированной разрядностью и системой команд;
многокристальные с разрядно-модульной организацией (секционные микропрограммируемые).

По назначению различают МП:

универсальные (общего назначения);
специализированные.

По типу набора команд (по типу архитектуры набора команд) различают МП:

реализованные на базе архитектуры, называемой компьютером со сложным (полным, расширенным) набором команд (CISC – Complex Instruction Set Computer) – МП с CISC-архитектурой или CISC-микропроцессоры;
реализованные на базе архитектуры, называемой компьютером с сокращенным набором команд (RISC – Reduced Instruction Set Computer) – МП с RISC-архитектурой или RISC-микропроцессоры.

По виду обрабатываемых входных сигналов различают МП:

цифровые;
аналоговые.

По характеру временной организации работы различают МП:

синхронные;
асинхронные.

9. Организация магистрали микропроцессорной системы. Трехшинная магистраль с раздельными шинами передачи адреса и данных.

На физическом уровне МП взаимодействует с памятью и периферийными устройствами через единый набор системных шин – внутрисистемную магистраль. В общем случае магистраль обеспечивает три вида передачи данных:

процессор – память;
процессор – интерфейс периферийного устройства;
память – интерфейс периферийного устройства (канал прямого доступа к памяти).

Рассмотрим первые два вида (прямого доступа к памяти рассматривается в отдельной теме). В обоих случаях передачей данных управляет МП. Память и интерфейс по управляющим сигналам от процессора осуществляют передачу данных. Направление передачи данных определяется МП. Пересылка данных внутрь процессора называется считыванием (вводом), обратный процесс – записью (выводом).

В общем случае магистраль микропроцессорной системы состоит из набора шин. Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы. Стандартная структура магистрали микропроцессорной системы включает три шины:

шина данных DB (Data Bus);
шина адреса (адресная шина) AB (Address Bus);
шина управления CB (Control Bus).

Магистраль такого типа называется трехшинной с раздельными шинами передачи адреса и данных.

Шина данных. По этой шине производится обмен данными между МП и другими устройствами системы – памятью и периферийными устройствами. Шина данных является двунаправленной. Имеется возможность установки выходов в третье отключенное состояние. Хотя передача данных по шине данных может производиться в обоих направлениях, однако в каждый момент времени она осуществляется лишь в одном направлении, причем, по всем разрядам шины в одном и том же, т.е. в любой момент по всем линиям шины данные могут либо только вводиться либо только выводиться. Обычно разрядность шины данных и длину слов, обрабатываемых в МП (разрядность машинного слова МП), выбирают одинаковыми. В любом случае ширину шины данных выбирают кратной целому числу байтов, причем это число, как правило, представляет собой целую степень числа 2.

Шина адреса. Используется для передачи физического адреса ячейки памяти или порта ввода/вывода, к которым осуществляется обращение. Эта шина предназначена для того, чтобы выбирать правильный тракт для электрического соединения в пределах микропроцессорной системы. Шина адреса является выходной по отношению к МП. Разрядность адресной шины определяет наибольшее число адресов, к которым может обращаться МП. Если разрядность адресной шины МП равна m, то он способен адресовать пространство физической памяти и пространство ввода/вывода объемом 2^m.

Шина управления. Служит для передачи сигналов управления обменом данными через магистраль и работой микропроцессорной системы. Как правило, часть этих сигналов является выходными, а другая часть – входными сигналами. Однако некоторые линии шины управления могут быть двунаправленными. Линии шины управления объединяются в группы по функциональному назначению. Конкретный состав сигналов шины управления зависит от типа МП. Отметим наиболее типичные из них:

сигналы тактирования и синхронизации. Обеспечивают тактирование работы микропроцессора. Все события в системе привязываются к какому-либо фронту этих сигналов;
четность данных. Сигналы на этих линиях определяют признаки паритета данных, передаваемых по шине данных, и используются для обнаружения ошибок, возникших в процессе передачи. Как правило, на каждый байт шины данных отводится отдельный сигнал;
сигналы определения цикла магистрали. Указывают тип выполняемого цикла магистрали. Они разделяют циклы записи и циклы чтения, циклы данных и циклы управления, циклы обращения к памяти и циклы ввода/вывода, а также некоторые другие;
сигналы управления магистралью. Определяют начало цикла магистрали, управляют передачей и разрядностью данных, завершением цикла магистрали;
сигналы управления состоянием процессора. Изменяют состояние МП в ходе выполнения или перед выполнением программы. Используются для распределения функций управления магистралью между несколькими активными устройствами, при обработке прерываний, сбросе и инициализации.

10. Циклы обращения к магистрали.

Команды и данные передаются между МП и другими устройствами системы в ходе операции обмена, которая может включать один или несколько магистральных циклов, т.е. физический обмен через магистраль выполняется словами определенной разрядности в виде следующих друг за другом обращений к магистрали. Время осуществления одного считывания, записи, ввода или вывода называется циклом обращения к магистрали или просто циклом магистрали (циклом шины). За один цикл обращения к магистрали между МП, памятью или периферийным устройством передается одно слово. Такие циклы обращения к магистрали называются простыми. Таким образом, циклы магистрали обеспечивают доступ к пространству физической памяти и пространству ввода/вывода.

Существует несколько типовых циклов магистрали. Основные циклы магистрали связаны с возможными операциями, выполняемыми в микропроцессорной системе. К ним относятся циклы чтения и записи. При совмещенном вводе/выводе по этим циклам осуществляется как обращение к памяти, так и к портам ввода/вывода. При изолированном вводе/выводе эти циклы разделяются на циклы обращения к памяти и цикла обращения к портам ввода/вывода. Поэтому в микропроцессорной системе с изолированным вводом/выводом выделяется четыре основных цикла:

цикл чтения из памяти;
цикл записи в память;
цикл ввод из порта ввода;
цикл вывода в порт вывода.

В случае гарвардской архитектуры вводится также цикл чтения памяти программ.

Основными сигналами, связанными с выполнением приведенных выше циклов магистрали, являются сигналы двух типов:

сигналы управления записью/чтением, связанные с обращением к памяти;
сигналы управления записью/чтением (вводом/выводом), связанные с обращением к портам ввода/вывода.

Когда применяется изолированный ввод/вывод, используются четыре управляющих сигнала:

чтение данных из памяти MEMRD;
запись данных в память MEMWR;
ввод данных из порта ввода IORD;
вывод данных в порт вывода IOWR.

Для гарвардской архитектуры добавляется сигнал чтение памяти программ PMEN.

Сигналы MEMRD, MEMWR, IORD, IOWR, PMEN являются как сигналами, определяющими цикл магистрали, так и управляющими синхронизирующими сигналами, показывающими, в какой интервал времени в цикле шины должна осуществляться соответствующая операция, т.е. стробирующими сигналами.

В случае ввода/вывода с отображением на память порты ввода/вывода и память не различаются по способу доступа, поэтому можно использовать два стробирующих сигнала RD и WR.

Кроме рассмотренной существуют системы с другим составом управляющих сигналов, например, с тремя управляющими сигналами:

MEM/IO, RD, WR. Сигнал MEM/IO указывает, к какому из пространств (памяти или ввода-вывода) осуществляется обращение в данном цикле (выбор пространства), т.е. разделяет циклы обращения к памяти и циклы ввода/вывода, RD – строб чтения, WR – строб записи. Оба эти сигнала являются общими как для памяти, так и для портов ввода/вывода;
MEM/IO, RD/WR, STRB. Сигнал RD/WR указывает, является ли данный цикл циклом записи или циклом чтения (выбор операции чтения или записи), т.е. разделяет циклы чтения и циклы записи, STRB – строб, используемый как для чтения, так и для записи.

Если шина данных МП является многобайтной (например, в 16-разрядном МП шина данных состоит из двух байт, в 32-разрядном МП – из четырех и т.д.), то удобно обращение к определенному байту в слове осуществлять с помощью специальных управляющих сигналов. Каждый из этих сигналов выбирает определенный байт шины данных. В этом случае младшие разряды шины адреса становятся не нужными, и они не используются. Оставшиеся старшие разряды адресной шины адресуют многобайтное слово. Так, в 16-разрядной системе отсутствует самый младший разряд A₀ шины адреса, и оставшиеся разряды адреса адресуют 16-разрядное слово, а два управляющих сигнала обеспечивают обращение к старшему BHE и младшему BLE байтам шины данных. При этом память состоит из двух параллельно работающих блоков, один из которых хранит старшие байты, а второй – младшие байты всех слов. Аналогично в 32-разрядной системе адресная шина не имеет двух младших разрядов A₁, A₀, и оставшиеся разряды адреса адресуют 32-разрядное слово, а четыре управляющих сигнала BE3-BE0 прямо определяют выбираемые байты внутри этого слова. При этом память состоит из четырех параллельно работающих блоков, каждый из которых хранит соответствующие байты всех слов.

11. Организация обращения к магистрали с синхронным доступом.

МП управляет работой шины синхронно с входной тактовой частотой. Элементарным интервалом времени при реализации протоколов обмена является такт магистрали, равный одному периоду синхросигнала. Каждый цикл шины содержит несколько тактов.

Протокол обмена по магистрали предполагает выполнение определенной последовательности действий:

адресация памяти или порта ввода/вывода;
коммутация направления передачи (задание операции обмена – чтение или запись);
передача данных (выполнение операции обмена);
фиксация данных.

В стандартном цикле магистрали для реализации каждого из приведенных выше действий отводится по одному такту, т.е. стандартный цикл магистрали содержит четыре обязательных такта T1-T4.

Чтение/запись данных в память. Схема соединения памяти с магистралью приведена на рис. 11.

Рисунок 11 – Схема соединения памяти с магистралью

В начале цикла чтения памяти (рис. 12) МП по адресной шине передает адрес, по которому происходит выборка ячейки в памяти, и указанная ячейка памяти подключается к линиям X_n-1-X₀. В первой половине такта T2 сигнал MEMRD переходит на низкий уровень, а во второй половине такта T4 он возвращается на высокий уровень. Низким уровнем этого сигнала открывается тристабильный вентиль чтения B_R и линии X_n-1-X₀ соединяются с линиями D_n-1-D₀ шины данных. При этом вентиль записи B_W закрыт. С момента передачи адреса по адресной шине в память до выдачи содержимого указанной ячейки памяти требуется определенное время, которое называют временем обращения к памяти. Во время считывания микропроцессором данные на шине данных (выходе памяти) должны поддерживаться в неизменном состоянии. Выполнение этого требования обеспечивается за счет наличия в цикле магистрали такта T3 – к концу этого такта содержимое указанной ячейки памяти должно находиться на шине данных. По заднему фронту положительного импульса такта T4 содержимое шины данных заносится в МП (данные считываются МП и фиксируются во внутреннем регистре).

Рисунок 12 – Циклы чтения/записи в память

В начале цикла записи в память (см. рис. 12) МП передает адрес. С первой половины такта T2 до окончания такта T4 МП осуществляет вывод записываемых данных на линии шины данных. Низким уровнем сигнала открывается тристабильный вентиль записи B_W, линии соединяются с линиями X_n-1-X₀, и начинается процесс записи в выбранную ячейку памяти. Для записи информации в память также требуется некоторое время, в течение которого происходит изменение состояния запоминающих элементов ячейки памяти. Поэтому в течение времени, пока сигнал MEMWR имеет низкий уровень, данные на входе памяти должны поддерживаться в неизменном состоянии. Для этого служит такт T3. Когда уровень сигнала MEMWR на такте T4 становится высоким, содержимое линий X_n-1-X₀ фиксируется в ячейке памяти, указанной адресом.

Ввод/вывод данных. Схема соединения портов ввода/вывода с магистралью приведена на рис. 13.

Рисунок 13 – Схема соединения портов ввода/вывода с магистралью

Порт ввода представляет собой ряд тристабильных вентилей, при открывании которых по сигналу EO данные, поступающие в этот порт, передаются на линии шины данных, откуда уже считываются МП. Порт вывода представляет собой регистр, работа которого заключается в следующем. МП выводит данные на линии шины данных. Эти данные стробирующим сигналом C заносятся в регистр, который обеспечивает их сохранность до записи новых данных. Для выбора портов ввода/вывода используется дешифратор. Младшими k разрядами адресной шины можно осуществлять выбор 2^k портов ввода или вывода.

Временная диаграмма работы в циклах ввода/вывода данных аналогична временной диаграмме в циклах чтения/записи в память. Различие состоит в том, что вместо сигналов MEMRD и MEMWR МП выдает сигналы IORD и IOWR соответственно.

Временные диаграммы работы шины в системе с тремя управляющими сигналами приведены на рис. 14 (на рисунке не показана шина данных).

Рисунок 14 – Циклы обращения к магистрали в системе с тремя управляющими сигналами

Cигнал MEM/IO формируется в начале цикла одновременно с адресом и поддерживается неизменным в течение всего цикла магистрали. Аналогично формируется сигнал RD/WR, так как направление передачи остается неизменным в течение всего цикла шины. Управляющие сигналы RD и WR стробируют выполнение операций чтение и запись и вырабатываются аналогично сигналам MEMRD (IORD) и MEMWR (IOWR) соответственно. Стробирующий сигнал STRB определяет время выполнения операции чтение или запись и формируется так же, как и сигналы MEMRD, MEMWR, IORD или IOWR.

В рассмотренных циклах обращения к магистрали временные соотношения чтения/записи полностью задаются МП. В этом случае память и порты ввода/вывода должны постоянно находиться в рабочем (готовом) состоянии. Такая организация обмена по магистрали называется обращением с синхронным доступом.

12. Организация обращения к магистрали с асинхронным доступом.

Для медленных устройств система должна позволять произвольно увеличивать длительность циклов магистрали. Для этого из памяти или из портов ввода/вывода передаются управляющие сигналы, задающие время окончания цикла (подтверждающие окончание цикла). Как правило для этой цели используется сигнал READY (ГОТОВНОСТЬ), но могут также использоваться сигналы WAIT (ОЖИДАНИЕ) и TRANSFER_ACKNOWLEDGE (ПОДТВЕРЖДЕНИЕ ПЕРЕДАЧИ).

Временная диаграмма работы магистрали с применением сигнала готовности приведена на рис. 15.

Рисунок 15 – Цикл обращения к магистрали с применением сигнала готовности

МП по заднему фронту положительного импульса такта T3 (момент времени 1) анализирует состояние сигнала READY. Если данный сигнал имеет высокий уровень, цикл дополняется еще одним тактом (ожидания) TW. По заднему фронту положительного импульса такта TW (момент времени 2) опять анализируется состояние сигнала READY. Если уровень этого сигнала низкий, новые дополнительные такты не вводятся, а следующий такт T4 является последним тактом цикла. Если сигнал READY, анализируемый в такте TW, имеет высокий уровень, цикл дополняется новыми тактами.

Таким образом, длительность цикла можно изменять в зависимости от готовности памяти или порта ввода/вывода. Такая организация обмена по магистрали называется обращением с асинхронным доступом.

13. Совмещение адресной шины и шины данных. Двухшинная магистраль с совмещенными шинами адреса/данных.

В некоторых МП с целью сокращения ширины физической магистрали используют совмещение адресной шины с шиной данных. В течение первого такта цикла магистрали шина данных не используется, поэтому этот интервал можно использовать для передачи по шине данных адресных сигналов (адреса). Такая шина называется совмещенной шиной адреса/данных AD (Address/Data Bus). Этап передачи адресной информации по совмещенной шине адреса/данных отделяется по времени от этапа передачи данных и стробируется специальным сигналом ALE (Address Latch Enable), который включается в состав шины управления. Данную магистраль называют двухшинной с совмещенными шинами передачи адреса и данных. Если разрядность данных меньше разрядности адреса, то по совмещенной шине передаются только младшие разряды адреса, а старшие разряды при этом передаются по адресной шине.

Входящий в состав шины управления сигнал ALE используется для разделения функций, выполняемых совмещенной шиной AD. По этому сигналу присутствующая на шине AD адресная информация должна быть принята (зафиксирована) во внешний (по отношению к МП) адресный регистр-фиксатор. Для этой цели обычно служит срез сигнала ALE (переход из высокого уровня в низкий). Обычно каждый модуль микропроцессорной системы с двухшинной магистралью (модуль памяти или интерфейс периферийного устройства) содержит локальный адресный регистр для запоминания адресной информации. Для фиксации адресной информации может быть использован и один общий регистр, в результате МП с двухшинной магистралью преобразуется в МП с тремя раздельными шинами (рис. 16). Когда уровень управляющего сигнала, приходящего на вход C регистра-фиксатора, становится высоким, входная информация без изменения передается на выход. При переходе управляющего сигнала на входе C в низкий уровень информация фиксируется в регистре.

Рисунок 16 – МПС с двухшинной магистралью

Временная диаграмма работы МПС с совмещением адресной шины с шиной данных приведена на рис. 17.

Рисунок 17 – Цикл магистрали с совмещенными шинами передачи адреса и данных

В течение первого такта T1 по совмещенной шине AD₇-AD₀ передаются адресные разряды A₇-A₀. Эти разряды по сигналу ALE фиксируются в регистре фиксаторе, который находится вне МП.

14. Механизм пакетной передачи данных по системной магистрали.

Для обслуживания некоторых внутренних запросов при работе с памятью процессору может понадобиться последовательность циклов обмена, во время которых передаются данные, расположенные в смежной области адресного пространства. Такая ситуация может иметь место при выборке операндов, имеющих разрядность большую, чем разрядность шины данных (например, 32-разрядный процессор может обращаться к 64- или 128-разрядным операндам), или при заполнении строки кэш-памяти (например, если строка кэша имеет длину 32 байта, то для ее пересылки требуется четыре 64-разрядных цикла магистрали). Во всех таких случаях, когда требуется больше одного цикла для передачи данных, микропроцессор может выполнять пакетные циклы. Во время пакетного цикла между МП и памятью передается более одного слова, причем эти слова занимают смежные адреса и направление передачи для всех слов одинаково (т.е. все слова читаются из памяти или записываются в память). Такой блок данных называется пакетом, а протокол обмена по магистрали – режимом пакетной передачи (пакетный режим – Burst Mode).

Выполнение стандартного цикла магистрали можно разбить на две фазы:

фаза адресации, которая включает адресацию памяти и коммутацию направления передачи;
фаза данных, которая включает передачу данных и их фиксацию.

В пакетном режиме одна фаза адресации сопровождается множественными фазами данных (чтения или записи, но не чередующимися). Это означает, что пакет данных передается без указания текущего адреса внутри пакета. При этом передается адрес только первого слова, все последующие адреса генерируются из первого в самой памяти по определенному, заранее известному правилу. Такой протокол обмена возможен, если адрес и сигналы идентификации типа цикла выдавать только в первой фазе пакета, а в каждой из последующих фаз передавать только данные, адреса для которых уже не передаются по адресной шине. В результате на передачу первого слова затрачивается две фазы, а далее данные передаются в каждой фазе, а не через фазу, как в обычных циклах обмена.

На рис. 21 приведена временная диаграмма пакетного цикла чтения из памяти, включающего передачу четырех слов.

Рисунок 21 – Пакетный цикл чтения из памяти

В пакетном цикле фаза 1 занимает такты T1 и T2, а фаза 2 – такты T3 и T4. Пакетный цикл начинается МП так же, как и обычный: в первой фазе на шине адреса устанавливается адрес первого слова пакета, а на шине управления – сигналы идентификации типа цикла (например, MEM/IO и RD/WR). В следующей фазе передается первое слово данных, и, если оно не единственное, специальный управляющий сигнал BM, который указывает, что данный цикл пакетный. Далее МП продолжает цикл как пакетный, не вводя фазы адресации, а сразу перейдет к передаче следующего слова данных. О завершении пакетного цикла микропроцессор сообщает памяти снятием сигнала BM.

Скорость передачи собственно данных в пакетном режиме увеличивается естественным образом за счет уменьшения числа передаваемых адресов. Из рис. 21 видно, что для передачи четырех слов с помощью пакетного цикла требуется 10 тактов, в то время как передача четырех слов с помощью обычных циклов занимает 4 цикла х 4 такта = 16 тактов.

15. Архитектура подсистемы памяти микропроцессорной системы.

Характеристики подсистемы памяти микропроцессорной системы

Подсистема памяти – совокупность устройств, служащих для запоминания, хранения и выдачи информации, представленной в виде цифровых кодов.

Содержимое памяти обычно относится к одной из четырех категорий:

коды программы;
данные (постоянные);
промежуточные результаты обработки (переменные);
состояние системы.

Можно выделить три основные функции памяти:

хранение программ и данных;
запоминание промежуточных результатов, используемых в ходе обработки;
работа в качестве элемента устройства обработки.

Отдельные устройства, входящие в подсистему памяти микропроцессорной системы, называют запоминающими устройствами (ЗУ) или памятями того или иного типа. Оба эти термина в настоящее время почти синонимы. ЗУ обычно употребляется, когда речь идет о принципе построения некоторого устройства памяти. Например, полупроводниковое ЗУ, ЗУ на магнитных дисках и т.п. Термин память употребляется, когда хотят подчеркнуть выполняемую устройством памяти логическую функцию или место в составе системы. Например, основная память, кэш-память, внешняя память.

Основные операции в памяти:

занесение информации в память – запись;
выборка информации из памяти – считывание или чтение.

Обе эти операции называют обращением к памяти или обращением при считывании (чтении) и обращением при записи.

Характеристики запоминающих устройств внутренней памяти

Основными характеристиками запоминающих устройств являются:

емкость;
единица пересылки;
метод доступа;
быстродействие;
стоимость.

Емкость (объем) ЗУ определяется максимальным количеством информации, которое одновременно может в нем храниться, и выражается в количестве слов определенной разрядности – битов, байтов или n-разрядных слов. Так как эта емкость может быть достаточно велика, то обычно используют более крупные единицы, образованные присоединением приставок К/K (кило/kilo), М/M (мега/mega), Г/G (гига/giga), Т/T (тера/tera), П/P (пета/peta), Е/E (экса/exa), З/Z (зетта/zetta), И/Y (иотта/yotta) к перечисленным выше единицам. В вычислительной технике эти приставки означают умножение основной единицы измерений на целую степень числа 2: